하드웨어·반도체 주제 모음
14개 주제
- 하드웨어·반도체
FPGA(Field Programmable Gate Array)
제조 후에도 비트스트림으로 내부 회로를 재구성하는 재구성형 반도체 — LUT·플립플롭·인터커넥트·BRAM·DSP 등 내부 구조, RTL→합성→배치배선→타이밍 폐곤→비트스트림의 설계 흐름, SRAM·플래시·안티퓨즈 유형과 CPU·GPU·ASIC 비교, 데이터센터 AI 추론·HFT·5G·클라우드 FPGA 사례, HLS·부분 재구성·적응형 컴퓨팅(ACAP)·칩렛·eFPGA·CXL 등 최신 동향과 도입 전략·보안·TCO를 기술사 관점에서 심화 정리.
- 하드웨어·반도체
낸드 플래시 기반 SSD(FTL·웨어 레벨링·가비지 컬렉션)
제자리 덮어쓰기 불가·블록 단위 소거·유한 수명이라는 낸드 플래시 제약을 FTL의 로그구조 매핑·가비지 컬렉션·웨어 레벨링·ECC로 가려 블록 디바이스로 제공하는 반도체 저장장치 — 구조·FTL 동작·셀 유형(SLC~QLC)·오버프로비저닝·쓰기증폭(WAF)과 ZNS·연산 스토리지 등 호스트 협력형 아키텍처.
- 하드웨어·반도체
UALink 기반 AI 가속기 스케일업 패브릭
AI 가속기 간 메모리 시맨틱 기반 저지연·고대역폭 통신을 제공하는 UALink 스케일업 패브릭을 논술형으로 정리한다. UPLI·트랜잭션·데이터링크·물리 계층, 주소 변환과 흐름 제어, 집합통신 토폴로지, NVLink·CXL·Ethernet과의 역할 비교, 가상 LLM 학습 팟 사례, 2026년 UALink 2.0의 인-네트워크 컴퓨팅·칩렛·관리성 및 차기 로드맵, 기술사 관점의 상호운용·보안·TCO 고려사항을 다룬다.
- 하드웨어·반도체
DPU(Data Processing Unit)와 SmartNIC
네트워킹·스토리지·보안 등 인프라 처리를 CPU에서 전용 프로그래머블 칩으로 오프로드·가속·격리하는 DPU/SmartNIC의 정의, 아키텍처, 오프로드 유형, SmartNIC 방식 비교, 최신 동향과 기술사 관점 고려사항을 논술형으로 정리한다.
- 하드웨어·반도체
실리콘 포토닉스(Silicon Photonics)와 광 인터커넥트
CMOS 공정으로 광소자를 실리콘에 집적해 전자 대신 빛으로 데이터를 나르는 기술 — 광원·변조기·도파로·검출기 등 핵심 소자와 WDM 원리, 플러그블→LPO→CPO(동일 패키지 광집적)로의 아키텍처 진화, 전기 대비 거리·전력 손익분기와 열·신뢰성 트레이드오프, AI 데이터센터 인터커넥트로서의 최신 동향까지 심화 정리한다.
- 하드웨어·반도체
반도체 산업(메모리·비메모리·가치사슬)
메모리·비메모리 반도체 비교, 설계-제조-후공정 가치사슬, 비메모리 성장을 위한 팹리스 육성 등 전략.
- 하드웨어·반도체
NPU(Neural Processing Unit, 신경망 처리장치)
신경망의 곱셈-누산 연산을 시스톨릭 어레이·저정밀 연산·데이터 재사용으로 특화 가속하는 AI 전용 가속기 NPU의 구조, 데이터플로우, 성능지표, CPU·GPU 비교와 최신 동향을 기술사 답안형으로 정리한다.
- 하드웨어·반도체
뉴로모픽 칩(Neuromorphic Chip)
뇌의 뉴런·시냅스를 모방해 연산·메모리를 통합하고 스파이크로 동작하는 신경모방 반도체와 저전력 엣지 AI.
- 하드웨어·반도체
큐비트(Qubit)
0과 1의 중첩·얽힘으로 2^n 상태를 동시 표현하는 양자 정보 단위 큐비트의 원리·구현과 결어긋남·암호 위협.
- 하드웨어·반도체
프로세싱 인 메모리(PIM, Processing-in-Memory)
메모리(DRAM) 내부에 연산유닛을 집적해 데이터를 프로세서로 옮기지 않고 그 자리에서 계산함으로써 폰노이만 구조의 메모리 장벽(Memory Wall)과 데이터 이동 전력을 완화하는 데이터 중심 반도체 아키텍처다. 뱅크 수준 병렬성을 활용한 동작 원리, 연산유닛 배치 위치별(뱅크·로직다이·PNM)·회로 방식별(디지털·아날로그 크로스바) 유형, 오프로딩 동작 흐름, HBM-PIM·GDDR6-AiM·CXL-PNM 등 메모리별 적용 사례와 GPU·뉴로모픽과의 비교, 선별적 오프로딩 전략·면적/발열/정밀도 트레이드오프·표준(JEDEC·CXL) 생태계 등 기술사 관점 고려사항을 논술형으로 정리한다.
- 하드웨어·반도체
칩렛(Chiplet) 아키텍처와 이종집적
거대한 단일 다이 대신 기능·공정별로 나눈 작은 다이들을 UCIe 표준 D2D 인터커넥트와 2.5D/3D 패키징으로 한 패키지에 이종집적하는 방식 — 미세공정 비용·수율·레티클 한계를 극복하고 AI 반도체·HBM 통합의 토대를 이루는 반도체 설계·패키징 아키텍처.
- 하드웨어·반도체
CXL(Compute Express Link) 초고속 인터커넥트
PCIe 물리계층 위에 캐시 일관성과 메모리 시맨틱을 얹어 CPU·가속기·메모리를 저지연으로 잇는 개방형 표준 — CXL.io/cache/mem 3계층, Type1/2/3 장치, 메모리 확장·풀링·공유로 AI·데이터센터의 메모리 벽과 유휴 낭비 해소.
- 하드웨어·반도체
RISC-V(개방형 명령어집합 아키텍처)
UC 버클리 발 개방형·무료 명령어집합 아키텍처. 작고 고정된 기본 정수 ISA(RV32I/RV64I)에 표준·커스텀 확장을 모듈처럼 얹어, 라이선스 종속 탈피와 도메인 특화 컴퓨팅을 가능케 하며 임베디드에서 AI·서버까지 확산.
- 하드웨어·반도체
고대역 초고속 메모리(HBM)
DRAM을 TSV로 3D 적층해 초고대역폭·저전력을 실현한 메모리 — AI·HPC 메모리 병목(Memory Wall) 해소.