실리콘 포토닉스(Silicon Photonics)와 광 인터커넥트
1. 개요
가. 정의
실리콘 포토닉스(Silicon Photonics) 는 전자를 실어 나르는 트랜지스터 회로를 만들던 CMOS 반도체 공정을 그대로 활용해, 전자(Electron) 대신 빛(Photon)을 신호 매체로 사용하는 광소자(변조기·도파로·검출기 등)를 실리콘 기판 위에 집적하는 기술이다. 즉 데이터를 전기 신호가 아니라 광 신호로 생성·전송·수신하는 광회로(Photonic Integrated Circuit, PIC)를 값싼 실리콘 대량생산 공정으로 만드는 것이 핵심이다.
전통적으로 광통신 부품(레이저·변조기·수광소자)은 인듐인(InP)·갈륨비소(GaAs) 같은 화합물 반도체로 개별 제작·조립해 고가였고, 대량 집적이 어려웠다. 실리콘 포토닉스는 이 광소자를 성숙한 실리콘 CMOS 팹 인프라 위에 웨이퍼 단위로 집적함으로써, 광통신의 성능(대역폭·저손실)과 반도체의 경제성(수율·집적도·저비용)을 동시에 취하려는 접근이다. 인텔·시스코(아카시아)·글로벌파운드리·타워재즈 등이 상용 플랫폼을 운영하며, 최근에는 엔비디아·브로드컴이 AI 데이터센터 스위치에 이 기술을 채택하면서 산업의 중심 기술로 부상했다.
나. 등장 배경 및 필요성
실리콘 포토닉스가 부상한 배경에는 세 가지 압력이 겹쳐 있다. 첫째는 AI·HPC 트래픽의 폭증과 전기 배선의 물리적 한계다. 구리(전기) 배선은 데이터 전송률이 높아질수록 신호 감쇠·누화·표피효과가 급증해, 100Gbps를 넘어서면 유효 전송 거리가 수십 cm~수 m로 급격히 짧아진다. GPU 수만 장을 잇는 대규모 AI 클러스터에서는 이 "전기의 거리 벽"이 확장의 근본 병목이 된다. 빛은 이러한 거리·대역폭 제약에서 훨씬 자유로워 광 전송이 불가피해진다.
둘째는 전력·발열 문제다. 데이터센터 네트워크 소비전력의 상당 부분이 신호를 전기↔광으로 변환하고 구동하는 데 쓰인다. 전송률이 오를수록 비트당 에너지(pJ/bit)를 낮추지 못하면 전력·냉각 비용이 폭발한다. 광소자를 연산·스위치 칩 바로 옆에 집적하면 전기 구간을 최소화해 비트당 에너지를 크게 낮출 수 있다.
셋째는 비용·집적도 요구다. 개별 화합물 반도체 부품을 손으로 정렬·조립하는 방식은 물량 확대에 한계가 있다. 실리콘 CMOS 공정의 대량생산·자기정렬 이점을 광소자에 적용하면 단가를 낮추고 집적도를 높일 수 있다. 이 세 압력이 맞물리며 실리콘 포토닉스는 AI 시대 데이터 이동(Data Movement)의 핵심 인프라가 되었다.
다. 기술적 특징
실리콘 포토닉스의 특징은 세 가지로 요약된다. 첫째, CMOS 공정 재활용이다. 수십 년간 성숙한 실리콘 반도체 팹·설계 자산을 그대로 쓰므로 광소자를 웨이퍼 단위로 저비용·대량 생산할 수 있다. 이는 개별 조립 위주였던 전통 광부품 대비 근본적 원가·집적도 우위를 만든다. 둘째, 높은 대역폭 밀도와 저손실 장거리 전송이다. 빛은 전기와 달리 표피효과·누화가 없고 WDM으로 파장당 채널을 곱해 폭·면적당 대역폭을 극대화한다. 셋째, 전기·광의 이종성이다. 실리콘은 연산·논리에는 최적이지만 발광에는 부적합하다는 물리적 이중성 때문에, 광원만은 III-V족에 의존하는 하이브리드 구조가 불가피하며 이 점이 설계·공급망의 핵심 제약이자 차별화 요소가 된다.
2. 동작 원리와 핵심 구성 소자
실리콘 포토닉스 링크는 전기 신호를 빛으로 바꾸고(송신) → 도파로로 실어 보내고 → 다시 전기로 되돌리는(수신) 사슬로 동작한다. 아래 구조도는 하나의 광 링크를 구성하는 소자들의 관계를 보여준다.
flowchart LR
DATA["전기 데이터(Tx)"] --> MOD["광변조기<br/>(Modulator)"]
LASER["레이저 광원<br/>(주로 외부 InP)"] --> MOD
MOD --> WG["실리콘 도파로<br/>(Waveguide)"]
WG --> MUX["파장다중화(WDM)"]
MUX --> FIBER["광섬유 전송"]
FIBER --> DEMUX["파장역다중화"]
DEMUX --> PD["광검출기<br/>(Photodetector)"]
PD --> TIA["증폭·복원(Rx)"]
TIA --> OUT["전기 데이터"]
각 소자를 원리 중심으로 살펴본다. 광원(Laser) 은 빛을 만드는 출발점이다. 실리콘은 간접천이(indirect bandgap) 물질이라 빛을 효율적으로 내지 못하는 근본적 약점이 있어, 대부분 InP 등 III-V족 레이저를 실리콘 칩에 접합(하이브리드 집적) 하거나 외부 광원(External Laser Source)을 붙여 쓴다. 이 "실리콘은 빛을 잘 못 만든다"는 물리적 제약이 실리콘 포토닉스 설계의 가장 큰 난제이며, 광원 집적 방식(하이브리드 본딩·플립칩·외부 광원)의 선택이 성능·수율·비용을 좌우한다.
광변조기(Modulator) 는 연속적으로 나오는 레이저 빛에 전기 데이터를 실어 0/1을 새기는 소자다. 실리콘에서는 주로 캐리어 농도를 바꿔 굴절률을 변화시키는 마하-젠더 변조기(MZM) 나 마이크로링 변조기(Micro-ring) 를 쓴다. 마이크로링은 면적이 작고 저전력이지만 온도에 민감해 정밀한 열 제어가 필요하고, MZM은 크지만 안정적이다 — 이 트레이드오프가 설계 선택의 핵심이다.
변조 성능은 곧 링크의 데이터율을 좌우한다. 최근에는 PAM4처럼 한 심볼에 여러 비트를 싣는 고차 변조를 결합해 파장당 100Gbps 이상을 구현하며, 이를 다시 WDM으로 곱해 도파로당 수백 Gbps~Tbps급 대역폭을 얻는다. 즉 "변조 차수 × 파장 수"가 링크 대역폭을 결정하는 두 축이며, 여기에 저전력·저지연 요구가 겹쳐 소자 선택의 복잡한 최적화 문제가 만들어진다.
도파로(Waveguide) 는 빛이 새지 않고 지나가는 실리콘 통로로, 실리콘과 절연층(SiO₂)의 큰 굴절률 차이를 이용해 빛을 가둔다. 이 큰 굴절률 대비 덕분에 도파로를 마이크로미터 이하로 좁게 구부려도 빛이 새지 않아, 복잡한 광회로를 작은 면적에 조밀하게 집적할 수 있다는 점이 실리콘 플랫폼의 강점이다. 광검출기(Photodetector) 는 도착한 빛을 다시 전류로 바꾸는데, 실리콘은 통신 파장(1310/1550nm)을 잘 흡수하지 못해 게르마늄(Ge)을 실리콘 위에 성장시켜 흡수 효율을 확보한다. 이렇게 실리콘·게르마늄·III-V족이 한 칩에서 각자의 강점을 분담하는 이종 조합이 실리콘 포토닉스의 전형적 구성이다. 마지막으로 WDM(파장분할다중화) 은 서로 다른 파장의 빛에 각각 데이터를 실어 하나의 광섬유로 동시에 보내 대역폭을 파장 수만큼 배가한다.
| 소자 | 역할 | 실리콘의 한계와 해법 |
|---|---|---|
| 광원(Laser) | 빛 생성 | 실리콘은 발광 비효율 → III-V(InP) 하이브리드 집적 |
| 변조기(Modulator) | 전기→광 데이터 각인 | MZM(안정)·마이크로링(소형·저전력, 온도민감) |
| 도파로(Waveguide) | 빛 전송 통로 | Si/SiO₂ 굴절률 차이로 광 가둠 |
| 광검출기(PD) | 광→전기 변환 | Si 흡수 부족 → Ge 성장으로 보완 |
| WDM | 파장 다중화 | 파장 수만큼 대역폭 배가 |
가. 광원 집적 방식 — 실리콘의 발광 한계를 넘는 세 갈래
실리콘 포토닉스 설계의 성패는 사실상 "빛을 어디서 어떻게 만들어 넣느냐" 에 달려 있다. 실리콘이 빛을 효율적으로 내지 못하는 물리적 한계 때문에, 광원 집적 전략은 크게 세 갈래로 나뉜다.
첫째는 하이브리드/이종 집적(Hetero-integration) 으로, InP 등 III-V족 레이저 웨이퍼를 실리콘 웨이퍼에 본딩한 뒤 가공해 광원을 실리콘 도파로와 결합하는 방식이다. 집적도가 높고 광 결합 손실이 작지만, 이종 물질 접합의 공정 난도와 수율이 과제다. 둘째는 플립칩/마이크로 광학 결합으로, 별도 제작한 레이저 칩을 실리콘 PIC 위에 정밀 정렬해 얹는 방식이다. 광원 품질이 검증된 칩을 쓸 수 있으나 정렬 정밀도가 성능을 좌우한다. 셋째는 외부 광원(External Laser Source, ELS) 으로, 레이저를 패키지 밖 저온·안정 환경에 두고 광섬유로 빛을 공급하는 방식이다. 고발열 CPU/GPU 옆의 고온에서 레이저 신뢰성이 떨어지는 문제를 회피할 수 있어 CPO에서 선호되나, 외부 광원 모듈과 광 분배 구조가 추가된다.
각 방식은 광원과 실리콘 도파로를 잇는 광 결합(optical coupling) 정밀도와 손실에서 차이가 크다. 결합 정렬이 어긋나면 광이 손실되어 링크 예산을 갉아먹으므로, 자기정렬 구조나 스폿사이즈 변환기(spot-size converter) 같은 결합 기술이 함께 설계된다.
이 선택은 단순한 부품 문제가 아니라 성능·수율·신뢰성·비용의 근본 트레이드오프다. 예컨대 CPO처럼 고온 패키지 내부에 광엔진을 넣는 경우, 레이저를 함께 넣으면(온-패키지) 집적도는 높지만 열에 의한 파장 이탈·수명 저하 위험이 커지므로, 많은 상용 설계가 ELS로 광원을 분리한다. 반대로 지연·집적도가 최우선인 소형 링크에서는 하이브리드 집적이 유리하다.
나. 파장분할다중화(WDM)와 대역폭 확장 원리
단일 광섬유·도파로의 대역폭을 키우는 가장 강력한 수단이 WDM(Wavelength Division Multiplexing) 이다. 서로 다른 파장(색)의 빛은 같은 도파로를 지나도 간섭 없이 독립 채널로 동작하므로, N개의 파장에 각각 데이터를 실으면 물리적 배선 하나로 N배의 대역폭을 얻는다. 예컨대 8개 파장에 각각 100Gbps를 실으면 도파로 한 가닥으로 800Gbps를 전송한다. 이 "색으로 채널을 나누는" 원리가 실리콘 포토닉스가 전기 배선 대비 대역폭 밀도(bandwidth density, 폭·면적당 대역폭)에서 압도적 우위를 갖는 근거다.
WDM을 실현하려면 정확한 파장의 광원 여러 개와, 파장을 합치고 나누는 다중화기(MUX)·역다중화기(DEMUX) 가 필요하다. 실리콘에서는 마이크로링 필터 배열이나 에셜 격자(Echelle grating)로 이를 구현하는데, 링은 온도에 따라 공진 파장이 밀리므로 각 파장이 정확히 정렬되도록 정밀한 열 튜닝 회로가 함께 들어간다. 이 온도 안정화 부담이 마이크로링 기반 고밀도 WDM의 핵심 설계 난제이며, 앞서 언급한 열 관리 과제와 직결된다.
3. 광 인터커넥트 아키텍처의 진화 — 플러그블에서 CPO로
실리콘 포토닉스의 산업적 가치는 광소자를 연산·스위치 칩에 얼마나 가까이 붙이느냐에 따라 크게 달라진다. 아래는 광-전기 변환 지점이 칩에 점점 가까워지는 진화를 나타낸 것이다.
flowchart TB
subgraph P["플러그블(Pluggable) 광모듈"]
S1["스위치 ASIC"] -->|"긴 전기 배선"| M1["착탈식 광트랜시버(전면 포트)"]
end
subgraph L["LPO(선형 구동)"]
S2["스위치 ASIC"] -->|"DSP 제거, 선형 구동"| M2["광트랜시버"]
end
subgraph C["CPO(Co-Packaged Optics)"]
S3["스위치/GPU ASIC"] -->|"짧은 전기 경로"| E3["광엔진(같은 패키지 내 집적)"]
E3 --> F3["광섬유 직결"]
end
전통적 플러그블(Pluggable) 방식은 스위치·연산 칩의 데이터를 장비 전면의 착탈식 광트랜시버(QSFP 등)까지 긴 전기 배선으로 끌고 간 뒤 그곳에서 광으로 변환한다. 유지보수·교체가 쉬운 대신, 칩에서 포트까지의 긴 전기 구간이 전력·손실의 주범이며 전송률이 오를수록 이 구간을 유지하기가 어려워진다. 예컨대 800G·1.6T급으로 갈수록 전기 채널 손실 보상을 위한 DSP·이퀄라이저 전력이 급증한다.
LPO(Linear-drive Pluggable Optics, 선형 구동 광학) 는 트랜시버 내부의 전력을 많이 먹는 DSP를 제거하고 스위치 ASIC이 광소자를 직접 선형 구동하게 하여 비트당 에너지와 지연을 낮춘 절충안이다. 플러그블의 형태(교체 용이성)를 유지하면서 전력을 줄이려는 접근으로, CPO 이전의 현실적 대안으로 주목받는다.
CPO(Co-Packaged Optics, 동일 패키지 광집적) 는 광엔진(실리콘 포토닉스 기반 광-전기 변환부)을 스위치 ASIC 또는 GPU와 같은 패키지 안에 나란히 집적해 전기 경로를 수 mm 수준으로 극단적으로 줄인 방식이다. 전기 구간이 짧아지므로 손실 보상 부담이 사라져 비트당 에너지가 크게 낮아지고, 광섬유를 패키지에서 바로 뽑아낸다. 대신 광엔진이 고장 나면 패키지 전체를 다뤄야 해 유지보수성·수율·열 관리가 새로운 과제가 된다. 이처럼 아키텍처 진화의 본질은 "광-전기 변환 지점을 연산 실리콘에 얼마나 밀착시켜 전기 구간을 줄이느냐"의 문제다.
이 진화는 네트워크 계층 구조에도 영향을 준다. 전통적으로 광은 랙 간(inter-rack) 장거리에만 쓰였지만, 대역폭 요구가 오르면서 랙 내(intra-rack)·심지어 패키지 내 GPU 간 연결까지 광이 침투하고 있다. 즉 광이 담당하는 거리 범위가 km 단위에서 cm·mm 단위로 내려오는 흐름이며, 이것이 스케일업(노드 내 밀결합)과 스케일아웃(노드 간 확장) 모두에서 광 인터커넥트의 역할을 키우고 있다.
| 구분 | 플러그블 | LPO | CPO |
|---|---|---|---|
| 광변환 위치 | 장비 전면 포트 | 전면 포트(DSP 제거) | 칩과 동일 패키지 |
| 전기 경로 | 긺(수십 cm) | 긺(선형 구동) | 매우 짧음(mm급) |
| 전력효율(pJ/bit) | 낮음 | 중간 | 높음 |
| 유지보수 | 쉬움(착탈) | 쉬움 | 어려움(패키지 일체) |
| 성숙도 | 상용 표준 | 도입 초기 | 2025년 본격 상용화 |
가. 패키징·집적 층위와 열 관리
CPO에서 광엔진은 스위치·GPU ASIC과 함께 첨단 패키지(2.5D 인터포저·실리콘 브리지) 위에 얹혀 상호 연결된다. 전기 경로를 mm급으로 줄이는 대신, 광엔진·연산 다이·(경우에 따라) HBM이 하나의 기판 위에서 열을 공유하게 된다. 앞서 [[chiplet]]에서 다룬 이종집적·2.5D 패키징 기술이 그대로 광엔진 통합에 재사용되며, 이 때문에 실리콘 포토닉스의 상용화는 첨단 패키징 생산능력(예: CoWoS)과 강하게 묶여 있다.
열은 CPO의 최대 난제다. 스위치 ASIC은 수백 W를 소비하고 그 열이 인접한 광엔진으로 전도되는데, 마이크로링 변조기·필터는 수십 pm/°C 수준으로 공진 파장이 온도에 따라 밀린다. 파장이 밀리면 채널이 어긋나 링크가 깨지므로, 각 링에 마이크로히터를 달아 파장을 능동 보정하지만 이 히터가 다시 전력을 소비한다. 결국 "저전력을 위해 CPO를 택했는데 열 보정에 전력을 다시 쓰는" 역설을 최소화하는 것이 설계 최적화의 핵심이며, 온도 둔감(athermal) 소자 설계나 외부 광원 분리가 그 해법으로 연구된다.
나. 광 링크 성능 지표와 설계 예산
실리콘 포토닉스 링크의 품질은 몇 가지 핵심 지표로 평가된다. 삽입손실(Insertion Loss) 은 광원부터 검출기까지 빛이 얼마나 감쇠하는지를 나타내며, 결합손실(광섬유↔칩)·도파로 전파손실·변조기 손실이 합산된다. 광 링크 예산(Link Budget) 은 이 총손실을 광원 출력과 검출기 최소 수신감도 사이에서 감당할 수 있는지를 따지는 설계로, 예산이 빠듯하면 더 강한 레이저나 더 민감한 검출기가 필요해져 전력·비용이 오른다.
성능·효율 지표로는 비트당 에너지(pJ/bit), 대역폭 밀도(Tbps/mm), BER(비트 오류율), 지연(latency) 이 함께 관리된다. 특히 AI 스케일업에서는 지연과 비트당 에너지가 클러스터 전체 학습 효율에 직결되므로, 개별 소자 성능이 아니라 링크·패키지·시스템을 관통하는 종단 간(end-to-end) 최적화가 요구된다. 이는 실리콘 포토닉스가 단순 부품 기술이 아니라 시스템 설계 역량의 문제임을 보여준다.
4. 비교 및 트레이드오프 — 전기 vs 광, 그리고 CPO의 대가
광 인터커넥트가 전기 배선을 언제 대체하는지는 거리·대역폭·전력의 손익분기로 결정된다. 짧은 거리·낮은 대역폭에서는 여전히 구리 전기 배선이 단순하고 저렴해 유리하다. 그러나 전송률이 높아지고 거리가 길어질수록 전기의 손실·전력이 급증해, 특정 임계점을 넘으면 광이 압도적으로 유리해진다. 데이터센터 랙 간·랙 내 GPU 간 연결이 100G→800G→1.6T로 올라가면서 그 임계점이 점점 칩에 가까워지고, 이것이 CPO가 "5년 내 AI 데이터센터 인터커넥트를 광이 지배할 것"이라 전망되는 이유다.
구체적으로 이 손익분기를 수치로 보면, 구리 전기 배선은 200Gbps급 신호에서 실효 전송 거리가 대략 1m 안팎으로 줄어드는 반면 광은 수십 m수 km를 저손실로 전송한다. 또한 전력 측면에서 착탈식 트랜시버는 대략 1530pJ/bit 수준의 에너지를 쓰지만, 전기 구간을 극단적으로 줄인 CPO는 이를 절반 이하로 낮출 잠재력이 있어, 수만 개의 링크를 가진 대규모 AI 클러스터에서는 이 차이가 메가와트급 전력 절감으로 누적된다. 이처럼 "링크 하나의 작은 절감"이 "클러스터 전체의 거대한 절감"으로 증폭되는 구조가 하이퍼스케일러들이 CPO 도입을 서두르는 근본 동기다.
반대로 이러한 이득이 작은 영역에서는 광이 오히려 불리하다. 서버 내부의 짧은 보드 배선이나 소량·저속 링크에서는 구리 배선이 부품 수·비용·단순성에서 앞서므로, 광은 대역폭·거리·규모가 임계점을 넘는 구간에만 선택적으로 투입하는 것이 합리적이다. 결국 전기와 광은 대체 관계가 아니라 거리·대역폭·전력 요구에 따라 층위별로 역할을 나누는 보완 관계로 공존하며, 그 경계선이 기술 발전에 따라 점점 칩 쪽으로 이동하고 있다는 것이 핵심이다.
CPO의 이득은 공짜가 아니다.
첫째, 열 결합 문제다. 광엔진(특히 온도민감한 마이크로링·레이저)이 수백 W를 내뿜는 스위치·GPU 옆에 붙으면 고온에 노출되어 파장이 어긋나거나 레이저 효율이 떨어진다. 따라서 정교한 온도 제어·냉각 설계가 필수이며, 이는 앞서 다룬 열 튜닝 전력 역설과 직결된다.
둘째, 유지보수성 저하다. 착탈식 모듈은 고장 시 그 부품만 갈면 되지만, CPO는 광엔진 불량이 값비싼 패키지 전체의 폐기·교체로 이어질 수 있어 KGD(양품 선별)·수리 전략이 중요하다. 운영 관점에서 이는 "고장 시 어디까지 교체 단위인가"라는 서비스 설계 문제로 확장된다.
셋째, 레이저 신뢰성이다. 광원을 패키지 안에 넣으면 고온 환경에서 수명·신뢰성이 관건이 되어, 외부 광원(ELS)을 분리해 넣는 설계가 선호되기도 한다. 즉 CPO는 "전력·성능 이득"과 "열·수리·신뢰성 비용"을 맞바꾸는 설계이며, 대규모 AI 클러스터처럼 전력·대역폭 이득이 압도적인 곳에서 먼저 채택된다. 이 때문에 초기 상용화는 접근계층 전반이 아니라 GPU 스케일업·스위치 패브릭 같은 고집적·고대역폭 영역에 집중되는 양상을 보인다.
5. 심화 — 최신 동향과 AI 반도체 연계
실리콘 포토닉스는 2025년을 기점으로 연구 기술에서 대량 상용 인프라로 전환하는 변곡점을 맞았다. 대표적으로 엔비디아는 2025년 GTC에서 실리콘 포토닉스 기반 CPO를 적용한 네트워크 스위치 Quantum-X(InfiniBand, 1.6T급) 와 Spectrum-X(Ethernet, 3.2T급) 를 공개했다. 엔비디아는 이 CPO 방식이 기존 착탈식 트랜시버 대비 전력효율 약 3.5배, 신뢰성 약 10배 향상을 제공한다고 밝혔으며, 광엔진 플랫폼을 COUPE(Compact Universal Photonic Engine) 로 명명하고 TSMC의 실리콘 포토닉스 공정으로 양산하는 것으로 알려졌다. 이는 CPO가 스케일업(scale-up) 네트워킹의 대역폭 증가를 이끄는 핵심 동력이 될 것이라는 업계 전망을 뒷받침한다. 업계에서는 향후 수년 내에 AI 데이터센터 인터커넥트의 상당 부분이 광 기반으로 전환될 것이라는 전망이 제시되고 있으며, 착탈식 트랜시버 중심에서 co-packaging 중심으로 무게추가 옮겨가는 구조적 변화가 진행 중이다.
또한 시장에서는 CPO가 곧바로 모든 것을 대체하기보다, 앞서 살펴본 LPO(선형 구동) 가 과도기적 현실 대안으로 병존하는 구도가 형성되고 있다. LPO는 착탈식이라는 운용 편의를 유지하면서 DSP를 없애 전력을 줄이므로, CPO의 열·수리 위험을 감당하기 어려운 사업자에게 단기 해법이 된다. 즉 "플러그블(현재) → LPO(과도기) → CPO(장기)"의 다층 공존이 당분간 이어질 전망이며, 계층·규모·전력 목표에 따라 세 방식을 혼합하는 것이 현실적 아키텍처 선택이 된다.
표준·생태계 측면에서는 광엔진을 칩렛처럼 다루는 흐름이 강해지고 있다. 앞서 살펴본 [[chiplet]] 아키텍처와 결합해 연산 다이·HBM·광엔진을 하나의 첨단 패키지(2.5D/3D)에 이종집적하는 방향이며, UCIe 등 표준이 광 I/O를 포섭하려는 논의도 진행 중이다. 표준화 측면에서는 OIF(Optical Internetworking Forum)를 비롯한 업계 단체가 CPO·co-packaging의 전기·광 인터페이스와 신뢰성 규격을 정비하고 있어, 벤더 종속을 완화하고 멀티소싱을 가능케 하는 기반이 마련되는 중이다. 산업 적용 사례로는 하이퍼스케일 클라우드 사업자의 AI 학습 클러스터가 대표적인데, 수만 장의 GPU를 저지연·고대역폭으로 묶는 스케일업 패브릭에서 광 인터커넥트가 병목 해소의 핵심으로 채택되고 있다. 국내에서도 SK하이닉스·삼성전자가 HBM과 광 인터커넥트를 결합하는 연구를 진행하고, 통신·데이터센터 사업자들이 광 네트워크 고도화에 투자하고 있다. 다만 CPO의 구체적 제품 로드맵·성능 수치와 공급 능력은 각 사 발표와 시장 상황에 따라 변동될 수 있으므로, 실제 적용 시에는 최신 사양·검증 결과를 확인하는 것이 바람직하다. (전력효율·신뢰성 수치는 제조사 발표 기준으로 조건에 따라 달라질 수 있다.)
6. 고려사항 및 시사점
기술사 관점에서 실리콘 포토닉스·광 인터커넥트 도입은 다음을 종합 판단해야 한다.
- 적용 전략(단계적 전환): 전면적 CPO 전환은 열·수리·성숙도 위험이 크므로, 현시점에서는 플러그블 → LPO → CPO의 단계적 로드맵으로 접근하는 것이 현실적이다. 대역폭·거리 요구가 전기의 한계를 명백히 넘는 구간(대규모 GPU 스케일업)부터 우선 적용하고, 접근 계층은 검증된 플러그블을 유지하는 혼합 전략이 유효하다.
- 전력·TCO 관점의 손익분기: 광의 이득은 비트당 에너지(pJ/bit) 절감과 냉각 비용 감소에서 나온다. 초기 도입 비용뿐 아니라 수명주기 전력·냉각·유지보수를 포함한 TCO로 손익분기를 분석해야 하며, 전송률이 높고 규모가 클수록 광의 이득이 커진다.
- 열·신뢰성·수리 전략: 온도민감 소자(마이크로링·레이저)를 고발열 연산 칩 옆에 두는 만큼, 정밀 온도 제어·냉각 설계와 함께 KGD 선별·모듈 교체·이중화 전략을 사전에 마련해 CPO의 유지보수성 약점을 보완해야 한다. 광원은 외부 광원(ELS) 분리 등으로 신뢰성 위험을 낮추는 설계를 검토한다.
- 공급망·표준 종속성: 실리콘 포토닉스는 InP 광원·특수 팹·첨단 패키징(CoWoS 등) 능력에 의존해 공급망이 소수 업체에 집중된다. 개방형 표준(광 I/O 표준화) 채택과 멀티소싱으로 종속을 완화하고, 자사 요구 성능과 표준 성숙도 간 트레이드오프를 저울질해야 한다.
- 인력·설계 역량 재편: 실리콘 포토닉스는 반도체·광학·패키징·시스템이 융합된 영역으로, 전기 설계에 익숙한 조직이 광 링크 예산·열·신뢰성을 함께 다루는 종단 간 설계 역량을 확보해야 한다. 도입 판단 시 자체 역량과 파트너(팹·패키징·광원) 생태계를 함께 평가해야 한다.
- 전망(컴퓨트 인 포토닉스로의 확장): 광은 인터커넥트를 넘어 광연산·광신경망 등 연산 자체로 확장될 가능성이 있으며, [[cxl-compute-express-link]] 기반 메모리 분리, 컴포저블 인프라와 결합해 데이터센터 아키텍처를 재편할 전략 기술로 인식할 필요가 있다.
참고자료
- Yole Group, "Silicon photonics and co-packaged optics at the heart of next-generation AI-driven data infrastructure", https://www.yolegroup.com/press-release/silicon-photonics-and-co-packaged-optics-at-the-heart-of-next-generation-ai-driven-data-infrastructure/
- SemiEngineering, "All AI Data Center Interconnects Will Be Optical Within 5 Years", https://semiengineering.com/all-ai-data-center-interconnects-will-be-optical-within-5-years/
- EDN, "Where co-packaged optics (CPO) technology stands in 2026", https://www.edn.com/where-co-packaged-optics-cpo-technology-stands-in-2026/
한 줄 요약: 실리콘 포토닉스는 CMOS 공정으로 광소자를 실리콘에 집적해 전자 대신 빛으로 데이터를 나르는 기술로, AI·HPC 트래픽 폭증에 따른 전기 배선의 거리·전력 한계를 극복하며, 광변환 지점을 연산 칩에 밀착시키는 CPO(동일 패키지 광집적)로 진화해 AI 데이터센터 인터커넥트의 핵심 인프라로 자리 잡고 있다.