차세대 비휘발성 메모리(Emerging NVM)와 스토리지 클래스 메모리(SCM)
1. 개요
가. 정의
차세대 비휘발성 메모리(Emerging Non-Volatile Memory) 는 전원이 끊겨도 데이터를 유지하면서도 DRAM에 근접한 접근 속도와 바이트 단위 접근(byte-addressability)을 지향하는 신소자 메모리군으로, STT-MRAM·PCM(PRAM)·ReRAM·FeRAM 등이 대표적이다. 이들이 DRAM(휘발성·고속)과 NAND(비휘발성·저속)의 성능 간극을 메우며 메모리 계층에 새로 편입되는 계층을 스토리지 클래스 메모리(SCM, Storage Class Memory) 라 부른다.
차세대 NVM을 이해하는 출발점은 "지금의 메모리 계층에는 커다란 성능 절벽이 있다" 는 사실이다. CPU에 가까운 DRAM은 수십 ns 지연으로 빠르지만 전원이 끊기면 내용이 사라지고 비싸며, 반대로 NAND 기반 SSD는 비휘발성·대용량·저가이지만 지연이 수십 μs로 DRAM의 수백~수천 배에 달한다. 이 사이에는 "비휘발성이면서도 DRAM에 가깝게 빠르고, 바이트 단위로 직접 접근 가능한" 계층이 비어 있었다. 차세대 NVM은 바로 이 빈자리를 채워 메모리와 스토리지의 경계를 허무는(memory-storage convergence) 것을 목표로 한다. 중요한 점은 이들이 DRAM이나 NAND를 단번에 대체하는 것이 아니라, 각 소자의 물리적 특성(속도·내구성·밀도·전력)에 맞는 고유한 자리를 찾아 계층을 세분화한다는 데 있다.
나. 등장 배경 및 필요성
차세대 NVM이 주목받는 이유는 단순한 성능 개선 욕구가 아니라, 기존 메모리 기술이 물리적·경제적 한계에 동시에 부딪혔다는 구조적 배경에서 나온다. 세 가지 축에서 그 압력을 살펴볼 수 있다.
배경의 첫 축은 DRAM의 미세화 한계다. DRAM은 캐패시터에 전하를 저장하는데, 셀이 작아질수록 전하 누설과 리프레시 부담이 커져 10nm 이하 공정에서 미세화가 급격히 둔화되고 있다. 동시에 DRAM은 1μs도 안 되는 주기로 끊임없이 리프레시해야 하므로 유휴 상태에서도 전력을 소모한다. 두 번째 축은 데이터 폭증과 AI 워크로드다. 대규모 언어모델 학습·추론, 인메모리 데이터베이스, 실시간 분석은 테라바이트급 데이터를 메모리에 올려 두기를 요구하는데, DRAM만으로 이를 감당하기엔 용량·비용·전력의 벽이 너무 높다. 세 번째 축은 임베디드 영역의 eFlash 한계다. 마이크로컨트롤러(MCU)에 내장되던 eNOR 플래시는 28nm 이하 미세공정에서 집적이 어렵고 쓰기 속도가 느려, 자동차·IoT용 고신뢰 내장 메모리로서 한계에 봉착했다.
이런 배경에서 차세대 NVM은 두 방향으로 필요성이 커졌다. 하나는 데이터센터의 대용량 메모리 확장(SCM) 으로, 비휘발성을 활용해 재부팅 시에도 데이터를 유지하고 DRAM보다 싸게 용량을 늘리는 길이다. 다른 하나는 임베디드 내장 메모리 대체(eMRAM·eReRAM) 로, 미세공정에서 eNOR 플래시를 밀어내고 더 빠른 쓰기·낮은 누설·높은 신뢰성을 제공하는 길이다. 실제 TechInsights의 임베디드·신소자 메모리 로드맵에 따르면 TSMC·GlobalFoundries·삼성·UMC·후지쯔·소니·르네사스 등이 이미 20nm급 CMOS 플랫폼에서 상용 STT-MRAM·ReRAM 제품을 양산하고 있으며, TSMC와 NXP는 16nm FinFET 기반 차량용 eMRAM 을 선보였다. 요컨대 차세대 NVM은 "실험실 소자"가 아니라 이미 특정 틈새에서 상용화가 진행 중인 기술이다.
다. 공통 특징
차세대 NVM은 소자별 원리가 다르지만 몇 가지 공통 특징을 공유한다. 첫째, 전하가 아닌 물리 상태(저항·자화·분극)에 정보를 저장하므로 전하 누설에서 자유롭고 자연히 비휘발성을 얻는다. 둘째, 바이트 단위 접근이 가능해 블록 단위로만 다루는 NAND와 달리 메모리처럼 세밀하게 읽고 쓸 수 있다. 셋째, 대부분 1T1R 또는 크로스포인트 구조로 집적되어 DRAM보다 밀도를 높일 여지가 있다. 넷째, 공통적으로 쓰기 내구성과 셀 간 균일도가 약점이어서, 이를 가리는 컨트롤러·ECC·웨어 레벨링이 필수라는 점에서 SSD처럼 하드웨어-소프트웨어 공동 설계가 요구된다.
2. 메모리 계층과 SCM의 위치
메모리 설계의 오랜 격언은 "빠르거나, 크거나, 싸거나 — 셋 중 둘만 고를 수 있다"는 것이다. 차세대 NVM이 왜 필요한지는 메모리 계층 전체를 조망할 때 가장 분명해진다. 전통적 계층은 레지스터→캐시(SRAM)→주기억장치(DRAM)→보조기억장치(NAND SSD/HDD)로 이어지는데, DRAM과 SSD 사이의 성능·비용 간극이 수백 배에 달해 이 구간이 시스템 전체의 병목으로 작용한다. SCM은 바로 이 간극에 끼어들어 계층을 연속적인 사다리로 만든다.
flowchart TB
subgraph FAST["빠름·고가·소용량"]
REG["레지스터 (sub-ns)"]
CACHE["캐시 SRAM (~1-10ns)"]
DRAM["주기억 DRAM (~10-100ns, 휘발성)"]
end
SCM["스토리지 클래스 메모리<br/>(차세대 NVM, ~100-500ns, 비휘발성)"]
subgraph SLOW["느림·저가·대용량"]
NAND["NAND SSD (~10-100us)"]
HDD["HDD/테이프 (~ms 이상)"]
end
REG --> CACHE --> DRAM --> SCM --> NAND --> HDD
style SCM fill:#e8f0fe,stroke:#2f6fed,stroke-width:2px
style DRAM fill:#fef7e8,stroke:#e0a500,stroke-width:1px
이 계층도에서 SCM의 자리는 DRAM 바로 아래, NAND 바로 위다. DRAM보다는 느리지만(수백 ns 수준) NAND보다는 100배가량 빠르고, 전원이 꺼져도 내용이 남는다는 점이 결정적 차별점이다. 예컨대 인텔 옵테인 퍼시스턴트 메모리는 실측 읽기 지연이 약 100~300ns로, DRAM(수십 ns)과 NAND SSD(수십 μs) 사이에 정확히 위치했다. 이 "중간 속도 + 비휘발성 + 바이트 단위 접근"의 조합이 기존 어떤 계층에도 없던 새로운 활용을 가능하게 한다.
여기서 바이트 단위 접근이 왜 중요한지를 짚을 필요가 있다. NAND SSD는 블록 디바이스라 아무리 작은 데이터를 고쳐도 페이지·블록 단위로 읽고 쓰며 파일시스템·블록 계층을 거쳐야 한다. 반면 SCM은 DRAM처럼 CPU의 로드/스토어 명령으로 메모리 주소를 직접 접근하므로, 소프트웨어 스택의 오버헤드(시스템 콜, DMA, 인터럽트)가 사라진다. 이 차이는 작고 빈번한 갱신이 많은 메타데이터·인덱스·로그에서 특히 크게 나타나, 같은 매체 지연이라도 체감 성능 향상 폭이 달라진다.
SCM은 시스템에서 두 가지 운용 모드로 쓰인다. 첫째는 메모리 모드로, OS에는 거대한 휘발성 메모리처럼 보이게 하고 DRAM을 캐시로 활용해 저렴하게 메모리 용량을 늘리는 방식이다. 애플리케이션 수정 없이 대용량 메모리를 얻을 수 있어 도입이 쉽지만, 비휘발성의 이점(영속성)은 활용하지 못하고 DRAM 캐시 미스 시 SCM 지연이 그대로 노출된다. 둘째는 앱 다이렉트(App-Direct) 모드로, 애플리케이션이 비휘발성을 명시적으로 인식해 영속 데이터를 직접 바이트 단위로 읽고 쓰는 방식이다. 후자는 데이터베이스가 로그를 디스크에 flush하는 과정을 생략하고 메모리 쓰기만으로 영속성을 보장할 수 있어, 트랜잭션 지연을 획기적으로 줄인다.
다만 앱 다이렉트 모드는 공짜가 아니다. CPU 캐시에 머문 쓰기가 아직 SCM에 도달하지 않은 상태에서 전원이 끊기면 데이터가 유실되므로, 애플리케이션은 CLWB·SFENCE 같은 명령으로 쓰기를 명시적으로 영속화하고 갱신 순서를 보장해야 한다. 또한 "절반만 기록된(torn)" 갱신을 막는 장애 원자성(failure atomicity) 과 복구 로직을 직접 설계해야 한다. 이 복잡성을 가려 주는 것이 PMDK 같은 라이브러리와 파일시스템의 DAX 모드이며, 이 소프트웨어 자산의 유무가 SCM 활용의 성패를 좌우한다.
3. 차세대 NVM 소자 기술
소자별 동작 원리를 이해하면 왜 각 기술이 서로 다른 틈새를 겨냥하는지가 드러난다. 공통 아키텍처는 크로스포인트(cross-point) 또는 1T1R 구조로, 워드라인과 비트라인의 교차점에 저항 변화 소자(또는 자성 소자)를 두고 저항의 높낮이로 0과 1을 구분한다는 점이다. 1T1R은 셀마다 선택 트랜지스터 1개와 저항 소자 1개를 두어 인접 셀 간섭(sneak path)을 억제해 신뢰성이 높고, 크로스포인트는 트랜지스터 없이 교차점에만 소자를 두어 밀도를 극대화하되 선택 소자(selector)로 누설 경로를 막아야 한다. 어느 구조를 택하느냐가 곧 밀도와 신뢰성의 trade-off를 결정한다.
flowchart LR
subgraph CELL["저항 변화형 셀 구조 (1T1R)"]
WL["워드라인 (선택 트랜지스터)"] --> R["가변 저항 소자"]
R --> BL["비트라인 (센싱)"]
end
R -.->|"MRAM"| M["자화 방향 (MTJ 평행/반평행)"]
R -.->|"PCM"| P["결정질/비정질 상변화 (GST)"]
R -.->|"ReRAM"| F["산소공공 필라멘트 형성/파괴"]
R -.->|"FeRAM"| D["강유전체 분극 방향"]
style CELL fill:#e8f0fe,stroke:#2f6fed,stroke-width:2px
가. STT-MRAM(Spin-Transfer Torque MRAM). 자기터널접합(MTJ, Magnetic Tunnel Junction)의 두 자성층 사이 자화 방향이 평행이면 저항이 낮고 반평행이면 높다는 성질을 이용한다. MTJ는 고정층(reference layer)·절연 터널 장벽·자유층(free layer)으로 이루어지며, 자유층의 자화 방향만 바꿔 0과 1을 기록한다. 과거의 토글 MRAM이 외부 자기장으로 자화를 뒤집어 전력과 집적도에 불리했던 반면, STT-MRAM은 스핀 분극된 전류를 소자에 직접 흘려 토크로 자화를 뒤집는 방식이라 전류 경로가 셀 안으로 국한되어 미세화와 저전력에 유리해졌다.
최대 강점은 매우 빠른 쓰기(ns급)와 사실상 무한에 가까운 내구성(10^12~10^15회), 그리고 비파괴 읽기다. 이는 쓸 때마다 물리적 가열이 필요한 PCM이나 필라멘트를 새로 만드는 ReRAM과 달리, 자화 방향 전환이 소자를 마모시키지 않기 때문이다. 다만 MTJ는 저항비(평행/반평행 저항 차)가 크지 않아 센싱 마진이 좁고, 셀 면적이 상대적으로 크며, 미세화할수록 열요동에 의한 비트 반전을 막기 위한 열 안정성 확보와 쓰기 전류 저감이 상충한다는 과제가 있다.
이 특성 때문에 STT-MRAM은 대용량 스토리지보다는 SRAM 캐시나 eNOR 플래시를 대체하는 내장 메모리(eMRAM)로 먼저 자리 잡았고, 삼성·TSMC·GF·UMC 등이 자동차·IoT MCU용으로 양산 중이다. 예컨대 자동차 전장 MCU는 가혹한 온도 환경에서 수십 년의 데이터 보존과 빠른 쓰기를 요구하는데, eMRAM이 eNOR 플래시 대비 쓰기 속도·내구성에서 우위를 보여 TSMC·NXP의 16nm FinFET 차량용 eMRAM처럼 선단 공정 채택이 늘고 있다.
STT-MRAM이 겨냥하는 또 다른 지점은 라스트레벨 캐시(LLC)와 워킹 메모리의 비휘발화다. 정상적으로는 SRAM이 담당하던 캐시를 비휘발성 MRAM으로 대체하면, 유휴 시 전원을 완전히 끄고도 상태를 보존하는 노멀리 오프(normally-off) 컴퓨팅이 가능해져, 웨어러블·센서 노드처럼 간헐적으로 동작하는 저전력 기기의 에너지 효율을 크게 높일 수 있다. 이는 앞서 다룬 인터미턴트 컴퓨팅의 하드웨어적 토대가 되기도 한다.
나. PCM/PRAM(Phase-Change Memory). 칼코게나이드 물질(대표적으로 GST, Ge-Sb-Te)이 결정질(저저항)과 비정질(고저항) 상태를 열에 의해 오간다는 원리를 쓴다. 짧고 강한 펄스로 녹였다 급랭하면 원자가 무질서하게 굳어 비정질(reset, 고저항)이 되고, 약한 펄스로 임계온도 부근을 천천히 지나게 하면 규칙적으로 재배열되어 결정질(set, 저저항)이 된다. 저항 차가 수십~수백 배로 커 센싱이 쉽고, 중간 저항을 여러 단계로 나누는 다치(multi-level cell) 저장이 가능해 비트당 밀도를 높일 수 있다.
구조적으로 크로스포인트로 적층하기 좋아 대용량화에 유리했고, 인텔·마이크론의 3D XPoint(옵테인) 가 이 계열의 대표 상용화 사례였다. 그러나 쓰기마다 상변화를 위한 수백 ℃의 가열이 필요해 쓰기 전력이 크고 내구성(약 10^6~10^9회)이 DRAM·MRAM에 못 미치며, 인접 셀로 열이 번지는 열 간섭(thermal crosstalk) 과 비정질 상태가 시간이 지나며 저항이 변하는 저항 드리프트 관리가 까다롭다.
인텔은 2022년 2분기 옵테인 사업 철수를 공식화하고 재고 손상차손을 반영했으며, 100 시리즈는 2023년, 200 시리즈는 2024년 말 최종 주문·2025년 출하 종료로 단계적으로 접었다. 이는 기술의 실패라기보다 생태계의 실패로 평가된다 — 전용 메모리 컨트롤러·플랫폼 지원·소프트웨어(PMDK)·충분한 수요라는 생태계를 한 회사가 단독으로 떠받치기 어려웠고, 마이크론이 2021년 먼저 이탈하면서 공급 경제성이 무너졌기 때문이다.
PCM 계열은 그럼에도 크로스포인트 고밀도와 다치 저장이라는 고유의 장점 덕에, 대용량 비휘발성 메모리의 설계 원형으로서 가치는 여전하다. 옵테인의 사업적 종료가 곧 PCM 원리의 폐기를 뜻하지는 않으며, 후술할 CXL 기반 메모리 확장 구도 안에서 고밀도 비휘발성 소자의 수요는 재부상할 여지가 있다.
다. ReRAM/RRAM(Resistive RAM). 금속 산화막(예: HfOx, TaOx) 내부에 전압을 걸면 산소 공공(oxygen vacancy)으로 이루어진 전도성 필라멘트가 형성(set)·파괴(reset)되며 저항이 바뀐다. 처음 소자를 쓰려면 강한 전압으로 필라멘트의 씨앗을 만드는 포밍(forming) 과정을 거치고, 이후에는 낮은 전압으로 필라멘트를 끊고 잇는다. 소자 구조가 단순해 미세화·3D 적층에 유리하고 쓰기 전력이 낮으며 속도가 빠르다는 장점이 있다.
상용화도 진전되어 TSMC는 22nm 임베디드 ReRAM(HfOx 기반)을, 후지쯔는 TaOx 기반 ReRAM을 제품화했고, STMicroelectronics 등을 위한 임베디드 ReRAM 사례도 보고된다. 다만 필라멘트 형성·소멸이 원자 단위의 확률적 현상이라 셀마다 저항 분포가 흩어지고, 반복 쓰기 시 특성이 변하는 등 균일도·신뢰성 확보가 핵심 과제로 남아 있다.
흥미롭게도 이 연속적·아날로그적 저항 특성은 단점이자 기회다. 저항값을 다단계로 정밀 제어할 수 있다는 점은 디지털 메모리에는 불리하지만, 뉴로모픽·인메모리 컴퓨팅에서는 시냅스 가중치 소자로 재해석되어 저항 배열에서 곱셈-누산을 아날로그로 수행하는 길을 연다. 메모리가 연산 소자로 확장되는 이 흐름은 ReRAM을 단순 저장장치를 넘어서는 기술로 만든다.
라. FeRAM(Ferroelectric RAM). 강유전체의 분극 방향을 전기장으로 뒤집어 데이터를 저장한다. 외부 전압으로 분극 방향을 바꾸고, 읽을 때는 분극 반전 여부에 따른 전하 차이를 감지한다. 쓰기 전력이 극히 낮고 속도가 빠르며 내구성이 높아(10^12회 이상) 저전력 IoT·스마트카드·산업 계측기·RFID 등에 꾸준히 쓰여 왔다.
전통적 FeRAM은 PZT 계열 커패시터 기반이라 CMOS 미세공정과의 호환성이 낮고 셀 면적이 커 대용량화가 어려웠다. 그러나 최근 HfO2계 강유전체(FeFET, Ferroelectric FET)의 발견으로 기존 고유전율 게이트 공정과 재료를 공유할 수 있게 되어, 로직 공정과의 친화성이 크게 높아지며 재조명되고 있다. 다만 아직 용량이 수 Mb급에 머물러, 대용량 메인 메모리보다는 초저전력·고내구 특화 틈새가 주력이다. FeRAM의 사례는 "오래된 기술이 새로운 재료·공정을 만나 부활하는" 반도체 메모리 혁신의 전형을 보여 준다.
여기서 네 소자를 한 축으로 묶으면 "속도·내구성에 강한 MRAM/FeRAM"과 "밀도·집적성에 강한 PCM/ReRAM"으로 대별된다는 큰 그림이 보인다. 전자는 자화·분극이라는 가역적 물리 상태를 쓰기 때문에 마모가 적어 캐시·내장 메모리를 겨냥하고, 후자는 상변화·필라멘트라는 구조적 변형을 수반해 마모는 있으나 다치·3D 적층으로 대용량을 겨냥한다. 이 이분법이 곧 "내장 메모리 대체 vs 스토리지 클래스 메모리"라는 두 응용 갈래와 그대로 대응한다.
소자별 특성을 정리하면 다음과 같다. 표는 비교의 보조 수단일 뿐이며, 수치는 공정·세대에 따라 편차가 크므로 상대적 경향으로 읽어야 한다.
| 구분 | STT-MRAM | PCM/PRAM | ReRAM | FeRAM | (참고) DRAM | (참고) NAND |
|---|---|---|---|---|---|---|
| 저장 원리 | 자화 방향 | 상변화 | 산소공공 필라멘트 | 강유전 분극 | 전하(캐패시터) | 전하(플로팅게이트) |
| 쓰기 속도 | 매우 빠름(ns) | 중간 | 빠름 | 매우 빠름 | 매우 빠름 | 느림(μs) |
| 내구성(쓰기) | ~10^12 이상 | ~10^6-10^9 | ~10^6-10^12 | ~10^12 이상 | 무한 | ~10^3-10^5 |
| 밀도/적층성 | 중 | 높음(다치·3D) | 높음(3D) | 낮음 | 중 | 매우 높음 |
| 비휘발성 | O | O | O | O | X | O |
| 주 적용 | 내장(eMRAM) | SCM | 내장·인메모리컴퓨팅 | 초저전력 IoT | 주기억 | 대용량 저장 |
표에서 읽어야 할 핵심은 "어느 하나가 전면적으로 우세하지 않다"는 점이다. STT-MRAM은 속도·내구성이 뛰어나지만 밀도가 낮아 대용량에 불리하고, PCM은 밀도가 높지만 내구성·전력에서 뒤처지며, ReRAM은 집적성이 좋지만 균일도가 과제이고, FeRAM은 초저전력이지만 용량이 작다. 즉 각 소자는 특정 축에서만 최적이며, 그 축이 바로 해당 소자가 자리 잡은 틈새와 정확히 일치한다. 이 때문에 "하나의 승자(universal memory)"를 기대하기보다, 용도별로 소자를 나누어 쓰는 다층적 공존 구도가 현실적 전망이다.
4. 비교와 적용 사례
소자 간 차이가 생기는 근본 이유는 "정보를 무엇에 담느냐" 에 있다. 전하에 담는 DRAM·NAND는 미세화할수록 전하량이 줄어 누설·신뢰성 문제가 심해지지만, 저항·자화·분극 같은 물리 상태 에 담는 차세대 NVM은 전하 누설에서 자유롭다. 이 때문에 차세대 NVM은 원리적으로 비휘발성을 자연스럽게 얻는다. 반대로 쓰기마다 물리 상태를 바꾸는 데 에너지가 들고(특히 PCM의 가열), 상태 전환이 확률적이라(ReRAM의 필라멘트) 균일도·내구성 확보가 공통 난제가 된다. 즉 "비휘발성은 공짜로 얻되, 쓰기 신뢰성은 비싸게 지불한다"는 트레이드오프가 이 소자군의 본질이다.
적용 전략의 갈림길도 여기서 나온다. 데이터센터 SCM 은 대용량·고밀도가 중요하므로 PCM 계열이 유리했지만 생태계 문제로 옵테인이 퇴장했고, 그 역할은 이제 CXL(Compute Express Link) 기반 메모리 확장으로 이동하고 있다. 인텔조차 옵테인의 후계로 CXL을 지목했는데, CXL은 PCIe 물리계층 위에서 메모리를 바이트 단위로 공유·풀링(pooling)하게 해 주어, 특정 신소자에 묶이지 않고 DRAM·NVM을 유연하게 계층화할 수 있기 때문이다. 반면 임베디드 내장 메모리 는 용량보다 신뢰성·쓰기 속도·미세공정 집적이 중요하므로 MRAM·ReRAM이 eNOR 플래시를 빠르게 대체 중이다. 같은 "차세대 NVM"이라도 데이터센터에서는 고전하고 임베디드에서는 약진하는 이 비대칭이, 기술의 성패가 소자 성능만이 아니라 적용 맥락과 생태계에 달려 있음을 보여 준다.
구체적 사례로 세 가지를 들 수 있다. 첫째, 인텔 옵테인(PCM/3D XPoint) 은 2017년 출시되어 인메모리 DB(SAP HANA 등)의 대용량화와 빠른 재시작에 쓰였으나, 마이크론의 2021년 철수와 인텔의 2022년 사업 종료로 역사의 뒤안길로 물러났다 — 기술적 가능성과 사업적 지속성이 별개임을 보여 주는 대표 사례다. 둘째, TSMC·NXP의 16nm 차량용 eMRAM 은 자율주행·전장 MCU가 요구하는 고온 내구성과 빠른 쓰기를 충족해, eNOR 플래시로는 어려운 선단 공정 집적을 가능하게 했다. 셋째, ReRAM의 인메모리 컴퓨팅 응용 은 저항 소자 배열에서 아날로그 곱셈-누산(MAC)을 수행해 AI 추론의 데이터 이동 병목을 줄이는 연구·시제품으로 이어지고 있으며, 메모리와 연산의 경계를 허무는 방향을 보여 준다.
적용을 판단할 때 흔한 오해 하나를 경계해야 한다. "차세대 NVM = DRAM보다 싸고 빠른 꿈의 메모리"라는 기대다. 실제로는 어떤 소자도 속도·밀도·내구성·전력·비용의 모든 축에서 DRAM과 NAND를 동시에 능가하지 못한다. 예컨대 MRAM은 빠르고 내구성이 뛰어나지만 밀도가 낮아 비싸고, PCM은 밀도가 높지만 내구성·전력에서 불리하다. 따라서 도입 의사결정은 "무엇이 가장 우수한가"가 아니라 "내 워크로드가 어느 축에 민감한가"에서 출발해야 하며, 쓰기 빈도·용량·전력 예산·신뢰성 요구를 정량화해 소자와 운용 모드(메모리 모드 vs 앱 다이렉트)를 선택하는 것이 올바른 접근이다.
또 하나의 비교 축은 DRAM 대체인가, NAND 대체인가라는 포지셔닝이다. SCM이 DRAM을 보완·확장하는 쪽으로 쓰이면 "조금 느려도 큰 용량과 영속성"이 가치가 되고, NAND를 보완하는 쪽으로 쓰이면 "조금 비싸도 훨씬 낮은 지연"이 가치가 된다. 전자는 인메모리 DB·대규모 캐시·KV 스토어가, 후자는 메타데이터 저장·저널링·저지연 로그가 대표 워크로드다. 같은 소자라도 어느 이웃 계층을 겨냥하느냐에 따라 경제성 평가의 기준선이 달라지므로, 비교는 절대 성능이 아니라 "대체 대상 대비 상대 가치" 로 수행해야 한다.
5. 심화 — 최신 동향과 예상 출제 방향
차세대 NVM을 둘러싼 최근의 지형 변화는 소자 자체의 발전보다 그것을 담는 시스템 틀의 변화가 더 중요해졌다는 점으로 요약된다.
최근 흐름의 핵심은 "단일 신소자 경쟁"에서 "계층·인터커넥트 중심"으로의 전환이다. 옵테인의 퇴장이 남긴 교훈은, 아무리 뛰어난 소자라도 전용 컨트롤러·소프트웨어·충분한 수요라는 생태계를 혼자 떠받치기 어렵다는 것이었다. 그 결과 업계의 관심은 특정 소자를 DRAM/NAND에 억지로 끼워 넣기보다, CXL이라는 개방형 인터커넥트 위에서 이종 메모리를 유연하게 계층화·풀링하는 쪽으로 옮겨 갔다. CXL 3.x는 메모리 풀링과 공유를 표준화해, 서버마다 고정되던 메모리를 여러 노드가 나눠 쓰는 메모리 분리(memory disaggregation) 를 가능케 한다. 이 틀 안에서 차세대 NVM은 "비휘발성 CXL 메모리 디바이스"로 다시 자리 잡을 여지가 있다. JEDEC 역시 NVDIMM 계열 표준으로 비휘발성 메모리 모듈의 상호운용성을 규정해 왔다.
두 번째 흐름은 임베디드·엣지에서의 꾸준한 확산이다. 데이터센터와 달리 임베디드 영역은 eMRAM·eReRAM이 eNOR 플래시를 실제로 밀어내며 조용히 성장하고 있고, AI·빅데이터 수요가 SRAM 캐시·eDRAM을 대체할 저누설·고집적 메모리에 대한 요구를 키우고 있다. 특히 10nm 이하 선단 공정에서는 eNOR 플래시 집적이 사실상 불가능에 가까워, MCU·SoC 내장 코드·파라미터 저장용 메모리의 대안으로 eMRAM이 구조적 수혜를 입는다. 세 번째 흐름은 컴퓨트 인 메모리(CIM)와의 융합으로, ReRAM·PCM의 아날로그 저항 특성을 뉴로모픽·인메모리 연산의 시냅스 소자로 활용해 폰 노이만 병목을 근본적으로 완화하려는 시도다.
네 번째 흐름은 표준화와 소프트웨어 생태계의 성숙이다. 비휘발성 메모리를 응용이 안전하게 쓰려면 전원 손실 시 원자성과 복구를 보장하는 프로그래밍 모델이 필요한데, 옵테인 시대에 축적된 PMDK(Persistent Memory Development Kit)와 파일시스템의 DAX(Direct Access) 모드 같은 자산은 특정 벤더 소자가 사라져도 CXL 기반 비휘발성 메모리로 계승될 수 있다. 결국 하드웨어 소자보다 "비휘발성을 다루는 추상화 계층"이 더 오래 살아남는다는 점이, 옵테인 사례가 남긴 또 하나의 교훈이다.
이 세 흐름을 관통하는 메시지는 차세대 NVM의 가치가 "DRAM/NAND를 대체하는 단일 소자"가 아니라 "메모리 계층을 재편하는 구성요소"라는 데 있다는 것이다. 과거에는 한 소자가 모든 메모리를 통일하는 유니버설 메모리(universal memory) 의 꿈이 있었으나, 현실은 소자마다 강점이 뚜렷해 특정 틈새에 특화되는 방향으로 수렴했다. 그 결과 메모리 계층은 단순화가 아니라 세분화되고 있으며, 이 세분화를 운영 가능한 수준으로 묶어 주는 것이 CXL 같은 개방형 인터커넥트와 소프트웨어 추상화다.
기술사 관점의 예상 출제 방향 은 다음과 같이 정리할 수 있다. ① 메모리 계층도에서 SCM의 위치와 등장 필요성을 그림과 함께 설명하라, ② STT-MRAM·PCM·ReRAM의 동작 원리와 특성을 비교하고 적용 틈새를 논하라, ③ 옵테인의 퇴장 원인을 기술·생태계 관점에서 분석하고 CXL이 그 대안이 되는 이유를 설명하라, ④ 차세대 NVM 도입 시 아키텍처·소프트웨어·운영 측면의 고려사항을 제시하라 — 단답형보다는 이처럼 원리+비교+전략을 엮는 논술형으로 출제될 가능성이 높다.
6. 고려사항 및 시사점
차세대 NVM은 기술사 시험에서 "신기술 소개"로 끝낼 주제가 아니라, 메모리 계층·아키텍처·소프트웨어·보안·운영·사업성을 아우르는 통합 판단을 요구하는 주제다. 다음 다섯 가지 관점으로 시사점을 정리한다.
첫째, 소자 선택은 "성능"이 아니라 "적용 맥락"으로 결정해야 한다. 차세대 NVM은 만능 대체재가 아니라 각자의 틈새가 분명하다. 데이터센터 대용량 확장이라면 특정 신소자에 베팅하기보다 CXL 기반 메모리 풀링이라는 개방 표준을 선택해 벤더 종속(lock-in)과 생태계 리스크를 분산하는 편이 안전하다. 반대로 임베디드·차량용 고신뢰 내장 메모리라면 이미 양산 성숙도가 높은 eMRAM·eReRAM이 현실적 선택이다.
둘째, 비휘발성은 소프트웨어 패러다임의 변화를 요구하는 양날의 검이다. 바이트 단위 영속 메모리를 제대로 쓰려면 애플리케이션이 전원 손실 시 일관성을 명시적으로 관리해야 한다(캐시 flush, 장애 원자성, 복구 로직). 비휘발성이 오히려 민감 데이터가 전원 차단 후에도 물리적으로 남는 보안 위험을 낳으므로, 메모리 암호화와 안전한 소거(secure erase) 설계가 필수다. 도입 효과를 얻으려면 하드웨어 교체만으로는 부족하고 DB·OS·런타임까지 함께 설계하는 하드웨어-소프트웨어 공동 설계 가 전제된다.
셋째, 내구성·신뢰성 한계를 전제한 운영 설계가 필요하다. PCM·ReRAM은 DRAM처럼 무한히 덮어쓸 수 없으므로, 쓰기 분산(웨어 레벨링)·마모 모니터링·ECC를 컨트롤러 수준에서 갖춰야 하고, 쓰기 집중 워크로드와 읽기 집중 워크로드를 구분해 소자를 배치하는 전략이 TCO를 좌우한다. 신뢰성 수치는 세대·공정별 편차가 크므로 PoC를 통한 실측 검증이 권장된다.
넷째, 도입은 "표준·생태계 리스크"를 가격으로 환산해 판단해야 한다. 옵테인의 사례가 보여 주듯, 단일 벤더 전용 소자에 기간계 아키텍처를 묶으면 공급 중단 시 대체 비용이 막대하다. 따라서 성능 이득뿐 아니라 공급 지속성·2차 공급원·표준 준수(JEDEC, CXL)·마이그레이션 경로를 함께 평가해야 하며, 소프트웨어 추상화(PMDK·DAX·CXL.mem)에 의존하도록 설계해 특정 소자가 사라져도 상위 계층을 재사용할 수 있게 하는 것이 리스크 완화의 핵심이다.
다섯째, 중장기 전망과 연계 기술을 함께 보아야 한다. 단기적으로는 임베디드 eMRAM이 가장 확실한 성장축이고, 중기적으로는 CXL 생태계의 성숙과 함께 비휘발성 CXL 메모리가 SCM의 자리를 다시 채울 가능성이 크다. 장기적으로는 ReRAM·PCM 기반 인메모리 컴퓨팅이 AI 가속의 데이터 이동 병목을 완화하는 파괴적 기술로 부상할 수 있다. 따라서 기술사는 차세대 NVM을 DRAM·NAND·CXL·PIM·뉴로모픽과 메모리-스토리지-연산의 수렴이라는 큰 그림 속에서 통합적으로 조망해야 한다.
참고자료
- 3D XPoint, Wikipedia — https://en.wikipedia.org/wiki/3D_XPoint
- Intel to Wind Down Optane Memory Business, AnandTech — https://www.anandtech.com/show/17515/intel-to-wind-down-optane-memory-business
- Embedded & Emerging Memory Technology Roadmap, TechInsights — https://www.techinsights.com/blog/t1-2024-emerging-and-embedded-memory-briefing
한 줄 요약: 차세대 비휘발성 메모리(STT-MRAM·PCM·ReRAM·FeRAM)는 DRAM과 NAND의 성능 절벽을 메우는 비휘발성·바이트접근 계층(SCM)을 지향하며, 전하 대신 물리 상태에 정보를 담아 비휘발성을 자연히 얻는 대신 쓰기 신뢰성을 비싸게 치르는 트레이드오프를 가진다 — 데이터센터에서는 옵테인 퇴장 이후 CXL 기반 메모리 풀링으로, 임베디드에서는 eMRAM·eReRAM으로 각자의 틈새에서 확산 중이며, 선택은 소자 성능이 아니라 적용 맥락과 생태계로 결정해야 한다.