Kỹ sư QLTT Ghi chú ôn thi
← Về danh sách
Phần cứng & Bán dẫn
#실리콘포토닉스#광인터커넥트#CPO#WDM#AI데이터센터
Cập nhật lần cuối · 2026-09-27

Quang tử silicon (Silicon Photonics) và kết nối quang

1. Tổng quan

A. Định nghĩa

Quang tử silicon (Silicon Photonics) là công nghệ tận dụng nguyên vẹn quy trình bán dẫn CMOS — vốn dùng để chế tạo mạch transistor mang điện tử — để tích hợp lên đế silicon các linh kiện quang (bộ điều chế·ống dẫn sóng·bộ tách sóng…) sử dụng ánh sáng (Photon) thay cho điện tử (Electron) làm môi trường tín hiệu. Nói cách khác, cốt lõi là chế tạo mạch quang tích hợp (Photonic Integrated Circuit, PIC) — nơi dữ liệu được tạo·truyền·nhận dưới dạng tín hiệu quang thay vì tín hiệu điện — bằng quy trình sản xuất hàng loạt silicon giá rẻ.

Theo truyền thống, linh kiện truyền thông quang (laser·bộ điều chế·linh kiện thu quang) được chế tạo và lắp ráp riêng lẻ từ bán dẫn hợp chất như indium phosphide (InP)·gallium arsenide (GaAs) nên đắt đỏ và khó tích hợp số lượng lớn. Quang tử silicon là cách tiếp cận tích hợp các linh kiện quang này ở cấp wafer trên hạ tầng fab CMOS silicon đã trưởng thành, nhằm đồng thời đạt được hiệu năng của truyền thông quang (băng thông·tổn hao thấp) và tính kinh tế của bán dẫn (hiệu suất·mật độ tích hợp·chi phí thấp). Intel·Cisco (Acacia)·GlobalFoundries·TowerJazz đang vận hành các nền tảng thương mại, và gần đây khi NVIDIA·Broadcom áp dụng công nghệ này cho switch trung tâm dữ liệu AI, nó đã nổi lên thành công nghệ trung tâm của ngành.

B. Bối cảnh xuất hiện và sự cần thiết

Sự trỗi dậy của quang tử silicon đến từ ba áp lực chồng lên nhau. Thứ nhất là sự bùng nổ lưu lượng AI·HPC và giới hạn vật lý của dây dẫn điện. Với dây đồng (điện), khi tốc độ truyền càng cao thì suy hao tín hiệu·nhiễu xuyên kênh (crosstalk)·hiệu ứng bề mặt (skin effect) tăng vọt, và khi vượt 100Gbps, khoảng cách truyền hiệu dụng rút ngắn đột ngột xuống vài chục cm~vài m. Trong cụm AI quy mô lớn nối hàng vạn GPU, "bức tường khoảng cách của điện" này trở thành nút thắt căn bản của việc mở rộng. Ánh sáng tự do hơn nhiều trước các ràng buộc khoảng cách·băng thông đó nên truyền quang trở nên tất yếu.

Thứ hai là vấn đề công suất·tỏa nhiệt. Một phần đáng kể điện năng tiêu thụ của mạng trung tâm dữ liệu được dùng để chuyển đổi tín hiệu điện↔quang và điều khiển (drive) chúng. Khi tốc độ truyền tăng mà không giảm được năng lượng trên mỗi bit (pJ/bit) thì chi phí điện·làm mát sẽ bùng nổ. Tích hợp linh kiện quang ngay cạnh chip tính toán·switch giúp tối thiểu hóa đoạn điện, từ đó giảm mạnh năng lượng trên mỗi bit.

Thứ ba là yêu cầu về chi phí·mật độ tích hợp. Cách căn chỉnh·lắp ráp thủ công từng linh kiện bán dẫn hợp chất có giới hạn khi mở rộng sản lượng. Áp dụng lợi thế sản xuất hàng loạt·tự căn chỉnh của quy trình CMOS silicon cho linh kiện quang giúp hạ đơn giá và nâng mật độ tích hợp. Ba áp lực này đan xen khiến quang tử silicon trở thành hạ tầng cốt lõi cho việc di chuyển dữ liệu (Data Movement) trong thời đại AI.

C. Đặc điểm kỹ thuật

Đặc điểm của quang tử silicon được tóm lại thành ba điểm. Thứ nhất, tái sử dụng quy trình CMOS. Vì dùng nguyên các fab và tài sản thiết kế bán dẫn silicon đã trưởng thành qua hàng chục năm, có thể sản xuất linh kiện quang ở cấp wafer với chi phí thấp·số lượng lớn. Điều này tạo lợi thế căn bản về giá thành·mật độ tích hợp so với linh kiện quang truyền thống chủ yếu lắp ráp riêng lẻ. Thứ hai, mật độ băng thông cao và truyền xa tổn hao thấp. Khác với điện, ánh sáng không có hiệu ứng bề mặt·nhiễu xuyên kênh, và nhân số kênh theo bước sóng bằng WDM để tối đa hóa băng thông trên mỗi đơn vị bề rộng·diện tích. Thứ ba, tính dị chủng giữa điện và quang. Do tính hai mặt vật lý — silicon tối ưu cho tính toán·logic nhưng không phù hợp để phát sáng — cấu trúc lai phụ thuộc vào vật liệu nhóm III-V riêng cho nguồn sáng là không thể tránh, và đây vừa là ràng buộc cốt lõi của thiết kế·chuỗi cung ứng vừa là yếu tố tạo khác biệt.

2. Nguyên lý hoạt động và các linh kiện cấu thành cốt lõi

Liên kết quang tử silicon hoạt động như một chuỗi: biến tín hiệu điện thành ánh sáng (phát) → truyền qua ống dẫn sóng → chuyển trở lại thành điện (thu). Sơ đồ cấu trúc dưới đây cho thấy quan hệ giữa các linh kiện tạo nên một liên kết quang.

flowchart LR
  DATA["Dữ liệu điện (Tx)"] --> MOD["Bộ điều chế quang<br/>(Modulator)"]
  LASER["Nguồn laser<br/>(chủ yếu InP bên ngoài)"] --> MOD
  MOD --> WG["Ống dẫn sóng silicon<br/>(Waveguide)"]
  WG --> MUX["Ghép kênh bước sóng (WDM)"]
  MUX --> FIBER["Truyền qua sợi quang"]
  FIBER --> DEMUX["Phân kênh bước sóng"]
  DEMUX --> PD["Bộ tách sóng quang<br/>(Photodetector)"]
  PD --> TIA["Khuếch đại·khôi phục (Rx)"]
  TIA --> OUT["Dữ liệu điện"]

Ta xem xét từng linh kiện với trọng tâm là nguyên lý. Nguồn sáng (Laser) là điểm khởi đầu tạo ra ánh sáng. Silicon là vật liệu vùng cấm gián tiếp (indirect bandgap) nên có điểm yếu căn bản là không phát sáng hiệu quả; vì vậy phần lớn thiết kế ghép laser nhóm III-V như InP lên chip silicon (tích hợp lai) hoặc gắn nguồn sáng ngoài (External Laser Source). Ràng buộc vật lý "silicon không tạo ra ánh sáng tốt" này là thách thức lớn nhất của thiết kế quang tử silicon, và lựa chọn cách tích hợp nguồn sáng (hybrid bonding·flip-chip·nguồn sáng ngoài) quyết định hiệu năng·hiệu suất·chi phí.

Bộ điều chế quang (Modulator) là linh kiện khắc 0/1 bằng cách gắn dữ liệu điện vào ánh sáng laser phát ra liên tục. Trên silicon, chủ yếu dùng bộ điều chế Mach-Zehnder (MZM) hoặc bộ điều chế vi vòng (Micro-ring), thay đổi chiết suất bằng cách thay đổi nồng độ hạt tải. Vi vòng có diện tích nhỏ, công suất thấp nhưng nhạy nhiệt nên cần điều khiển nhiệt chính xác, còn MZM lớn nhưng ổn định — sự đánh đổi này là cốt lõi của lựa chọn thiết kế.

Hiệu năng điều chế quyết định tốc độ dữ liệu của liên kết. Gần đây, người ta kết hợp điều chế bậc cao như PAM4 — mang nhiều bit trên một ký hiệu — để đạt trên 100Gbps mỗi bước sóng, rồi nhân tiếp bằng WDM để có băng thông hàng trăm Gbps~Tbps trên mỗi ống dẫn sóng. Tức là "bậc điều chế × số bước sóng" là hai trục quyết định băng thông liên kết, và khi chồng thêm yêu cầu công suất thấp·độ trễ thấp, việc chọn linh kiện trở thành bài toán tối ưu phức tạp.

Ống dẫn sóng (Waveguide) là đường dẫn silicon cho ánh sáng đi qua mà không rò rỉ, giữ ánh sáng nhờ chênh lệch chiết suất lớn giữa silicon và lớp cách điện (SiO₂). Nhờ độ tương phản chiết suất lớn, dù uốn ống dẫn sóng hẹp dưới micromet ánh sáng vẫn không rò rỉ, nên có thể tích hợp dày đặc mạch quang phức tạp trên diện tích nhỏ — đây là thế mạnh của nền tảng silicon. Bộ tách sóng quang (Photodetector) chuyển ánh sáng tới thành dòng điện; vì silicon hấp thụ kém bước sóng viễn thông (1310/1550nm), người ta nuôi germanium (Ge) trên silicon để bảo đảm hiệu suất hấp thụ. Tổ hợp dị chủng như vậy — silicon·germanium·III-V phân chia thế mạnh của mình trên một chip — là cấu hình điển hình của quang tử silicon. Cuối cùng, WDM (ghép kênh phân chia theo bước sóng) gắn dữ liệu riêng vào ánh sáng có bước sóng khác nhau và gửi đồng thời qua một sợi quang, nhân băng thông lên theo số bước sóng.

Linh kiện Vai trò Hạn chế của silicon và giải pháp
Nguồn sáng (Laser) Tạo ánh sáng Silicon phát sáng kém hiệu quả → tích hợp lai III-V (InP)
Bộ điều chế (Modulator) Khắc dữ liệu điện→quang MZM (ổn định)·vi vòng (nhỏ gọn·công suất thấp, nhạy nhiệt)
Ống dẫn sóng (Waveguide) Đường truyền ánh sáng Giam ánh sáng nhờ chênh lệch chiết suất Si/SiO₂
Bộ tách sóng quang (PD) Chuyển quang→điện Si hấp thụ kém → bổ sung bằng nuôi Ge
WDM Ghép kênh bước sóng Nhân băng thông theo số bước sóng

A. Phương thức tích hợp nguồn sáng — ba hướng vượt qua giới hạn phát sáng của silicon

Thành bại của thiết kế quang tử silicon thực chất phụ thuộc vào "tạo ánh sáng ở đâu và đưa vào như thế nào". Do giới hạn vật lý khiến silicon không phát sáng hiệu quả, chiến lược tích hợp nguồn sáng chia làm ba hướng lớn.

Thứ nhất là tích hợp lai/dị chủng (Hetero-integration): bonding wafer laser nhóm III-V như InP lên wafer silicon rồi gia công để ghép nguồn sáng với ống dẫn sóng silicon. Mật độ tích hợp cao và tổn hao ghép quang nhỏ, nhưng độ khó quy trình và hiệu suất của việc ghép vật liệu dị chủng là thách thức. Thứ hai là ghép flip-chip/vi quang học: đặt chip laser chế tạo riêng lên PIC silicon với căn chỉnh chính xác. Có thể dùng chip có chất lượng nguồn sáng đã kiểm chứng nhưng độ chính xác căn chỉnh quyết định hiệu năng. Thứ ba là nguồn sáng ngoài (External Laser Source, ELS): đặt laser trong môi trường nhiệt độ thấp·ổn định bên ngoài package và cấp ánh sáng qua sợi quang. Cách này tránh được vấn đề độ tin cậy laser suy giảm ở nhiệt độ cao cạnh CPU/GPU tỏa nhiệt lớn nên được ưa chuộng trong CPO, nhưng phát sinh thêm module nguồn sáng ngoài và cấu trúc phân phối quang.

Mỗi phương thức khác biệt lớn về độ chính xác và tổn hao của ghép quang (optical coupling) nối nguồn sáng với ống dẫn sóng silicon. Nếu căn chỉnh ghép bị lệch, ánh sáng bị mất và ăn mòn quỹ liên kết, nên các kỹ thuật ghép như cấu trúc tự căn chỉnh hay bộ chuyển đổi kích thước điểm (spot-size converter) được thiết kế cùng.

Lựa chọn này không đơn thuần là vấn đề linh kiện mà là đánh đổi căn bản giữa hiệu năng·hiệu suất·độ tin cậy·chi phí. Chẳng hạn, khi đặt optical engine bên trong package nhiệt độ cao như CPO, nếu đưa luôn laser vào (on-package) thì mật độ tích hợp cao nhưng rủi ro lệch bước sóng·giảm tuổi thọ do nhiệt tăng, nên nhiều thiết kế thương mại tách nguồn sáng ra bằng ELS. Ngược lại, với liên kết cỡ nhỏ ưu tiên độ trễ·mật độ tích hợp thì tích hợp lai có lợi hơn.

B. Ghép kênh phân chia theo bước sóng (WDM) và nguyên lý mở rộng băng thông

Phương tiện mạnh nhất để tăng băng thông của một sợi quang·ống dẫn sóng là WDM (Wavelength Division Multiplexing). Ánh sáng có bước sóng (màu) khác nhau dù đi qua cùng ống dẫn sóng vẫn hoạt động như các kênh độc lập không giao thoa, nên gắn dữ liệu vào N bước sóng thì một đường dẫn vật lý cho băng thông gấp N lần. Ví dụ, gắn 100Gbps cho mỗi bước sóng trong 8 bước sóng thì một ống dẫn sóng truyền được 800Gbps. Nguyên lý "chia kênh bằng màu" này là căn cứ để quang tử silicon có ưu thế áp đảo về mật độ băng thông (bandwidth density, băng thông trên mỗi đơn vị bề rộng·diện tích) so với dây điện.

Để hiện thực WDM cần nhiều nguồn sáng có bước sóng chính xác và bộ ghép kênh (MUX)·bộ phân kênh (DEMUX) để gộp và tách bước sóng. Trên silicon, chúng được hiện thực bằng mảng bộ lọc vi vòng hoặc cách tử Echelle (Echelle grating); vì bước sóng cộng hưởng của vòng dịch theo nhiệt độ, mạch tinh chỉnh nhiệt chính xác được đưa vào kèm để mỗi bước sóng được căn đúng. Gánh nặng ổn định nhiệt độ này là thách thức thiết kế cốt lõi của WDM mật độ cao dựa trên vi vòng, gắn trực tiếp với bài toán quản lý nhiệt đã đề cập.

3. Tiến hóa kiến trúc kết nối quang — từ pluggable đến CPO

Giá trị công nghiệp của quang tử silicon thay đổi lớn tùy theo linh kiện quang được gắn gần chip tính toán·switch đến mức nào. Dưới đây là quá trình tiến hóa trong đó điểm chuyển đổi quang-điện ngày càng tiến sát chip.

flowchart TB
  subgraph P["Module quang cắm rời (Pluggable)"]
    S1["Switch ASIC"] -->|"Dây điện dài"| M1["Bộ thu phát quang tháo lắp (cổng mặt trước)"]
  end
  subgraph L["LPO (điều khiển tuyến tính)"]
    S2["Switch ASIC"] -->|"Bỏ DSP, điều khiển tuyến tính"| M2["Bộ thu phát quang"]
  end
  subgraph C["CPO (Co-Packaged Optics)"]
    S3["Switch/GPU ASIC"] -->|"Đường điện ngắn"| E3["Optical engine (tích hợp trong cùng package)"]
    E3 --> F3["Nối thẳng sợi quang"]
  end

Phương thức pluggable truyền thống kéo dữ liệu của chip switch·tính toán bằng dây điện dài tới bộ thu phát quang tháo lắp (QSFP…) ở mặt trước thiết bị rồi mới chuyển sang quang tại đó. Đổi lại việc bảo trì·thay thế dễ dàng, đoạn điện dài từ chip tới cổng là thủ phạm chính của công suất·tổn hao, và tốc độ truyền càng cao thì càng khó duy trì đoạn này. Ví dụ, càng tiến lên cấp 800G·1.6T, công suất của DSP·bộ cân bằng (equalizer) để bù tổn hao kênh điện càng tăng vọt.

LPO (Linear-drive Pluggable Optics, quang học điều khiển tuyến tính) là giải pháp dung hòa: loại bỏ DSP tốn nhiều điện bên trong bộ thu phát và để switch ASIC điều khiển tuyến tính trực tiếp linh kiện quang, qua đó giảm năng lượng trên mỗi bit và độ trễ. Đây là cách tiếp cận giảm công suất trong khi vẫn giữ hình thức pluggable (dễ thay thế), được chú ý như phương án thực tế trước CPO.

CPO (Co-Packaged Optics, tích hợp quang đồng đóng gói) là phương thức tích hợp optical engine (khối chuyển đổi quang-điện dựa trên quang tử silicon) song song trong cùng package với switch ASIC hoặc GPU, rút đường điện xuống cực ngắn cỡ vài mm. Vì đoạn điện ngắn lại, gánh nặng bù tổn hao biến mất nên năng lượng trên mỗi bit giảm mạnh, và sợi quang được kéo thẳng ra từ package. Đổi lại, khi optical engine hỏng thì phải xử lý cả package, nên khả năng bảo trì·hiệu suất·quản lý nhiệt trở thành thách thức mới. Như vậy, bản chất của tiến hóa kiến trúc là vấn đề "áp sát điểm chuyển đổi quang-điện vào silicon tính toán đến đâu để rút ngắn đoạn điện".

Sự tiến hóa này cũng ảnh hưởng tới cấu trúc phân tầng mạng. Theo truyền thống, quang chỉ được dùng cho khoảng cách xa giữa các rack (inter-rack), nhưng khi yêu cầu băng thông tăng, quang đang thâm nhập vào kết nối trong rack (intra-rack) và thậm chí giữa các GPU trong package. Tức là phạm vi khoảng cách quang đảm nhận đang hạ từ đơn vị km xuống cm·mm, và điều này làm tăng vai trò của kết nối quang cả trong scale-up (liên kết chặt trong nút) lẫn scale-out (mở rộng giữa các nút).

Phân loại Pluggable LPO CPO
Vị trí chuyển đổi quang Cổng mặt trước thiết bị Cổng mặt trước (bỏ DSP) Cùng package với chip
Đường điện Dài (vài chục cm) Dài (điều khiển tuyến tính) Rất ngắn (cỡ mm)
Hiệu suất năng lượng (pJ/bit) Thấp Trung bình Cao
Bảo trì Dễ (tháo lắp) Dễ Khó (liền khối với package)
Độ trưởng thành Chuẩn thương mại Giai đoạn đầu áp dụng Thương mại hóa toàn diện năm 2025

A. Tầng đóng gói·tích hợp và quản lý nhiệt

Trong CPO, optical engine được đặt cùng switch·GPU ASIC trên package tiên tiến (interposer 2.5D·cầu silicon) và kết nối với nhau. Đổi lại việc rút đường điện xuống cỡ mm, optical engine·die tính toán·(tùy trường hợp) HBM phải chia sẻ nhiệt trên cùng một đế. Các công nghệ tích hợp dị chủng·đóng gói 2.5D đã bàn ở [[chiplet]] được tái sử dụng nguyên vẹn cho việc tích hợp optical engine, vì thế việc thương mại hóa quang tử silicon gắn chặt với năng lực sản xuất đóng gói tiên tiến (ví dụ: CoWoS).

Nhiệt là thách thức lớn nhất của CPO. Switch ASIC tiêu thụ hàng trăm W và nhiệt đó dẫn sang optical engine kề bên, trong khi bước sóng cộng hưởng của bộ điều chế·bộ lọc vi vòng dịch theo nhiệt độ ở mức vài chục pm/°C. Khi bước sóng dịch, kênh bị lệch và liên kết hỏng, nên người ta gắn vi bộ gia nhiệt (microheater) cho mỗi vòng để bù bước sóng chủ động, nhưng bộ gia nhiệt này lại tiêu thụ điện. Rốt cuộc, cốt lõi của tối ưu hóa thiết kế là giảm thiểu nghịch lý "chọn CPO để tiết kiệm điện nhưng lại tốn điện cho bù nhiệt", và thiết kế linh kiện không nhạy nhiệt (athermal) hay tách nguồn sáng ngoài đang được nghiên cứu như lời giải.

B. Chỉ số hiệu năng liên kết quang và quỹ thiết kế

Chất lượng liên kết quang tử silicon được đánh giá bằng một số chỉ số cốt lõi. Tổn hao chèn (Insertion Loss) thể hiện ánh sáng suy giảm bao nhiêu từ nguồn sáng tới bộ tách sóng, là tổng của tổn hao ghép (sợi quang↔chip)·tổn hao lan truyền ống dẫn sóng·tổn hao bộ điều chế. Quỹ liên kết quang (Link Budget) là thiết kế xem tổng tổn hao này có được đáp ứng giữa công suất nguồn sáng và độ nhạy thu tối thiểu của bộ tách sóng hay không; nếu quỹ eo hẹp thì cần laser mạnh hơn hoặc bộ tách sóng nhạy hơn, làm tăng công suất·chi phí.

Về chỉ số hiệu năng·hiệu suất, năng lượng trên mỗi bit (pJ/bit), mật độ băng thông (Tbps/mm), BER (tỷ lệ lỗi bit), độ trễ (latency) được quản lý cùng nhau. Đặc biệt trong scale-up AI, độ trễ và năng lượng trên mỗi bit gắn trực tiếp với hiệu suất huấn luyện của toàn cụm, nên cần tối ưu đầu-cuối (end-to-end) xuyên suốt liên kết·package·hệ thống chứ không phải hiệu năng từng linh kiện. Điều này cho thấy quang tử silicon không đơn thuần là công nghệ linh kiện mà là vấn đề năng lực thiết kế hệ thống.

4. So sánh và đánh đổi — điện vs quang, và cái giá của CPO

Khi nào kết nối quang thay thế dây điện được quyết định bởi điểm hòa vốn giữa khoảng cách·băng thông·công suất. Ở khoảng cách ngắn·băng thông thấp, dây điện đồng vẫn đơn giản và rẻ nên có lợi hơn. Nhưng khi tốc độ truyền tăng và khoảng cách dài ra, tổn hao·công suất của điện tăng vọt, và vượt qua một ngưỡng nhất định thì quang có lợi áp đảo. Khi kết nối giữa các rack·giữa GPU trong rack của trung tâm dữ liệu tăng từ 100G→800G→1.6T, ngưỡng đó ngày càng tiến gần chip, và đó là lý do CPO được dự báo rằng "trong 5 năm, quang sẽ thống trị kết nối trung tâm dữ liệu AI".

Cụ thể về mặt số liệu của điểm hòa vốn này: với tín hiệu cấp 200Gbps, dây điện đồng có khoảng cách truyền hiệu dụng giảm xuống khoảng 1m, trong khi quang truyền vài chục mvài km với tổn hao thấp. Về công suất, bộ thu phát tháo lắp dùng năng lượng khoảng 1530pJ/bit, còn CPO — rút đoạn điện xuống cực ngắn — có tiềm năng hạ con số này xuống dưới một nửa; trong cụm AI quy mô lớn có hàng vạn liên kết, chênh lệch này tích lũy thành mức tiết kiệm điện cỡ megawatt. Cấu trúc "tiết kiệm nhỏ trên một liên kết" được khuếch đại thành "tiết kiệm khổng lồ trên toàn cụm" như vậy là động lực căn bản khiến các hyperscaler gấp rút áp dụng CPO.

Ngược lại, ở vùng mà lợi ích này nhỏ, quang lại bất lợi. Với dây dẫn ngắn trên bo mạch bên trong máy chủ hoặc liên kết số lượng ít·tốc độ thấp, dây đồng vượt trội về số linh kiện·chi phí·tính đơn giản, nên hợp lý là chỉ đưa quang vào chọn lọc ở những đoạn mà băng thông·khoảng cách·quy mô vượt ngưỡng. Rốt cuộc, điện và quang không phải quan hệ thay thế mà cùng tồn tại trong quan hệ bổ trợ phân chia vai trò theo tầng tùy yêu cầu khoảng cách·băng thông·công suất, và điểm cốt lõi là ranh giới đó đang dịch dần về phía chip theo tiến bộ công nghệ.

Lợi ích của CPO không miễn phí.

Thứ nhất, vấn đề liên kết nhiệt. Khi optical engine (đặc biệt là vi vòng·laser nhạy nhiệt) nằm cạnh switch·GPU tỏa hàng trăm W, chúng bị phơi nhiễm nhiệt độ cao làm lệch bước sóng hoặc giảm hiệu suất laser. Vì vậy thiết kế điều khiển nhiệt độ·làm mát tinh vi là bắt buộc, và điều này gắn trực tiếp với nghịch lý công suất tinh chỉnh nhiệt đã bàn ở trên.

Thứ hai, suy giảm khả năng bảo trì. Module tháo lắp khi hỏng chỉ cần thay linh kiện đó, nhưng với CPO, lỗi optical engine có thể dẫn tới loại bỏ·thay thế toàn bộ package đắt tiền, nên chiến lược KGD (sàng lọc die tốt)·sửa chữa rất quan trọng. Về mặt vận hành, điều này mở rộng thành vấn đề thiết kế dịch vụ "khi hỏng thì đơn vị thay thế là đến đâu".

Thứ ba, độ tin cậy của laser. Khi đưa nguồn sáng vào trong package, tuổi thọ·độ tin cậy trong môi trường nhiệt độ cao trở thành then chốt, nên thiết kế tách nguồn sáng ngoài (ELS) đôi khi được ưa chuộng. Tức là CPO là thiết kế đánh đổi "lợi ích công suất·hiệu năng" lấy "chi phí nhiệt·sửa chữa·độ tin cậy", và được áp dụng trước ở nơi lợi ích công suất·băng thông áp đảo như cụm AI quy mô lớn. Vì thế, thương mại hóa ban đầu có xu hướng tập trung vào vùng mật độ tích hợp cao·băng thông cao như scale-up GPU·switch fabric chứ không phải toàn bộ tầng truy cập.

5. Chuyên sâu — xu hướng mới nhất và liên kết với bán dẫn AI

Lấy năm 2025 làm mốc, quang tử silicon đã đạt điểm uốn chuyển từ công nghệ nghiên cứu sang hạ tầng thương mại quy mô lớn. Tiêu biểu, NVIDIA tại GTC 2025 đã công bố các switch mạng áp dụng CPO dựa trên quang tử silicon là Quantum-X (InfiniBand, cấp 1.6T) và Spectrum-X (Ethernet, cấp 3.2T). NVIDIA cho biết phương thức CPO này mang lại hiệu suất năng lượng cao hơn khoảng 3,5 lần và độ tin cậy cao hơn khoảng 10 lần so với bộ thu phát tháo lắp hiện có, đặt tên nền tảng optical engine là COUPE (Compact Universal Photonic Engine) và được biết là sản xuất hàng loạt bằng quy trình quang tử silicon của TSMC. Điều này củng cố dự báo của ngành rằng CPO sẽ là động lực cốt lõi dẫn dắt sự gia tăng băng thông của mạng scale-up. Trong ngành đã xuất hiện dự báo rằng trong vài năm tới, một phần đáng kể kết nối trung tâm dữ liệu AI sẽ chuyển sang nền tảng quang, và một thay đổi cấu trúc đang diễn ra khi trọng tâm dịch chuyển từ bộ thu phát tháo lắp sang co-packaging.

Ngoài ra, trên thị trường đang hình thành cục diện trong đó CPO không lập tức thay thế mọi thứ, mà LPO (điều khiển tuyến tính) đã xem xét ở trên cùng tồn tại như phương án thực tế thời kỳ quá độ. LPO giữ sự tiện lợi vận hành của dạng tháo lắp trong khi bỏ DSP để giảm công suất, nên trở thành giải pháp ngắn hạn cho các nhà khai thác khó chấp nhận rủi ro nhiệt·sửa chữa của CPO. Tức là sự cùng tồn tại đa tầng "pluggable (hiện tại) → LPO (quá độ) → CPO (dài hạn)" được dự báo sẽ kéo dài một thời gian, và kết hợp ba phương thức theo tầng·quy mô·mục tiêu công suất sẽ là lựa chọn kiến trúc thực tế.

Về chuẩn·hệ sinh thái, xu hướng đối xử optical engine như chiplet ngày càng mạnh. Kết hợp với kiến trúc [[chiplet]] đã xem xét, hướng đi là tích hợp dị chủng die tính toán·HBM·optical engine vào một package tiên tiến (2.5D/3D), và các chuẩn như UCIe cũng đang thảo luận bao hàm I/O quang. Về chuẩn hóa, các tổ chức ngành như OIF (Optical Internetworking Forum) đang hoàn thiện giao diện điện·quang và quy chuẩn độ tin cậy cho CPO·co-packaging, tạo nền tảng giảm phụ thuộc nhà cung cấp và cho phép đa nguồn cung. Ví dụ áp dụng công nghiệp tiêu biểu là cụm huấn luyện AI của các nhà cung cấp đám mây hyperscale, nơi kết nối quang được áp dụng như chìa khóa giải tỏa nút thắt trong fabric scale-up nối hàng vạn GPU với độ trễ thấp·băng thông cao. Tại Hàn Quốc, SK hynix·Samsung Electronics cũng đang nghiên cứu kết hợp HBM với kết nối quang, và các nhà khai thác viễn thông·trung tâm dữ liệu đang đầu tư nâng cấp mạng quang. Tuy nhiên, lộ trình sản phẩm cụ thể·số liệu hiệu năng và năng lực cung ứng của CPO có thể thay đổi theo công bố của từng công ty và tình hình thị trường, nên khi áp dụng thực tế nên kiểm tra thông số và kết quả kiểm chứng mới nhất. (Số liệu hiệu suất năng lượng·độ tin cậy dựa trên công bố của nhà sản xuất và có thể khác nhau tùy điều kiện.)

6. Các điểm cần cân nhắc và hàm ý

Theo góc nhìn Kỹ sư chuyên nghiệp (Professional Engineer), việc áp dụng quang tử silicon·kết nối quang cần được phán đoán tổng hợp các điểm sau.

  • Chiến lược áp dụng (chuyển đổi theo giai đoạn): Chuyển toàn diện sang CPO có rủi ro lớn về nhiệt·sửa chữa·độ trưởng thành, nên hiện tại tiếp cận theo lộ trình từng bước pluggable → LPO → CPO là thực tế. Chiến lược hỗn hợp có hiệu quả: áp dụng trước ở đoạn mà yêu cầu băng thông·khoảng cách rõ ràng vượt giới hạn của điện (scale-up GPU quy mô lớn), còn tầng truy cập giữ pluggable đã kiểm chứng.
  • Điểm hòa vốn theo góc nhìn công suất·TCO: Lợi ích của quang đến từ tiết kiệm năng lượng trên mỗi bit (pJ/bit) và giảm chi phí làm mát. Cần phân tích điểm hòa vốn bằng TCO bao gồm điện năng·làm mát·bảo trì suốt vòng đời chứ không chỉ chi phí đầu tư ban đầu; tốc độ truyền càng cao và quy mô càng lớn thì lợi ích của quang càng lớn.
  • Chiến lược nhiệt·độ tin cậy·sửa chữa: Vì đặt linh kiện nhạy nhiệt (vi vòng·laser) cạnh chip tính toán tỏa nhiệt cao, cần chuẩn bị trước chiến lược sàng lọc KGD·thay module·dự phòng cùng thiết kế điều khiển nhiệt độ·làm mát chính xác để bù điểm yếu bảo trì của CPO. Với nguồn sáng, xem xét thiết kế giảm rủi ro độ tin cậy như tách nguồn sáng ngoài (ELS).
  • Phụ thuộc chuỗi cung ứng·chuẩn: Quang tử silicon phụ thuộc vào nguồn sáng InP·fab chuyên dụng·năng lực đóng gói tiên tiến (CoWoS…), nên chuỗi cung ứng tập trung vào số ít doanh nghiệp. Cần giảm phụ thuộc bằng áp dụng chuẩn mở (chuẩn hóa I/O quang) và đa nguồn cung, đồng thời cân nhắc đánh đổi giữa hiệu năng yêu cầu của mình và độ trưởng thành của chuẩn.
  • Tái cấu trúc nhân lực·năng lực thiết kế: Quang tử silicon là lĩnh vực hội tụ bán dẫn·quang học·đóng gói·hệ thống, nên tổ chức quen thiết kế điện phải có năng lực thiết kế đầu-cuối xử lý đồng thời quỹ liên kết quang·nhiệt·độ tin cậy. Khi quyết định áp dụng, cần đánh giá cả năng lực nội bộ lẫn hệ sinh thái đối tác (fab·đóng gói·nguồn sáng).
  • Triển vọng (mở rộng sang tính toán bằng quang tử): Quang có khả năng mở rộng vượt ra ngoài kết nối sang chính việc tính toán như tính toán quang·mạng nơ-ron quang, và cần được nhìn nhận như công nghệ chiến lược sẽ tái định hình kiến trúc trung tâm dữ liệu khi kết hợp với tách bộ nhớ dựa trên [[cxl-compute-express-link]] và hạ tầng khả kết hợp (composable infrastructure).

Tài liệu tham khảo

Tóm tắt một câu: Quang tử silicon là công nghệ tích hợp linh kiện quang lên silicon bằng quy trình CMOS để truyền dữ liệu bằng ánh sáng thay cho điện tử, vượt qua giới hạn khoảng cách·công suất của dây điện trước sự bùng nổ lưu lượng AI·HPC, và đang tiến hóa thành CPO (tích hợp quang đồng đóng gói) — áp sát điểm chuyển đổi quang vào chip tính toán — để trở thành hạ tầng cốt lõi của kết nối trung tâm dữ liệu AI.